HDLBits 系列（34）Serial two's complememter（Mealy and Moore FSM）

Mealy 状态机

原题复现

我的设计

Moore 状态机

原题复现

状态转移图

我的设计

Mealy 状态机

原题复现

原题复现：

The following diagram is a Mealy machine implementation of the 2's complementer. Implement using one-hot encoding.

尽管我不太清楚这是个为啥？

但既然状态转移图都给你了，设计一个mealy状态机应该不成问题：

我的设计

module top_module (input clk,input areset,input x,output z
); localparam A = 2'b01, B = 2'b10;reg [1:0] state, next_state;always@(*)begincase(state)A: beginif(x) next_state = B; else next_state = A;endB: beginnext_state = B;enddefault: beginnext_state = A;endendcaseendalways@(posedge clk or posedge areset) beginif(areset) state <= A;else state <= next_state;endassign z = (state == A)?x:~x;/*reg z_mid;always@(*)begincase(state)A: beginif(x) z_mid = 1;else z_mid = 0;endB: beginif(x) z_mid = 0;else z_mid = 1;enddefault: beginz_mid = 0;endendcaseendassign z = z_mid;*/endmodule

Moore 状态机

姊妹篇，用Moore状态机如何实现？

原题复现

原题复现：

You are to design a one-input one-output serial 2's complementer Moore state machine. The input (x) is a series of bits (one per clock cycle) beginning with the least-significant bit of the number, and the output (Z) is the 2's complement of the input. The machine will accept input numbers of arbitrary length. The circuit requires an asynchronous reset. The conversion begins when Reset is released and stops when Reset is asserted.

状态转移图

我们根据mealy状态机的状态转移图来画Moore状态机的状态转移图，然后完成设计。

我的设计

给出设计：

module top_module (input clk,input areset,input x,output z
); localparam A = 0, B = 1, C = 2, D = 3;reg [1:0] state, next_state;always@(*) begincase(state)A: beginif(x) next_state = B;else next_state = A;endB: beginif(x) next_state = D;else next_state = C;endC: beginif(x) next_state = D;else next_state = C;endD: beginif(x) next_state = D;else next_state = C;enddefault: beginnext_state = A;endendcaseendalways@(posedge clk or posedge areset) beginif(areset) state <= A;else state <= next_state;    endassign z = (state == B || state == C)? 1 : 0;endmodule

HDLBits 系列（34）Serial two's complememter（Mealy and Moore FSM）相关推荐

HDLBits 系列（27）孰对孰错之 Fsm onehot？
目录前言原题复现审题我的设计测试吐槽最后的解决方案前言今天的这个问题,并没有满意的解决,路过的朋友,看出问题所在的,可以给个评论,谢谢. 原题复现 Fsm onehot 下面是一个最基 ...
HDLBits 系列（0）专题目录
本篇博文是近来总结HDLBits系列的目录,点击蓝色字体即可进入查看具体内容. HDLBits 系列(1)从HDLBits中获取灵感,整顿自己,稳步前行 HDLBits 系列(2)如何避免生成锁存器? ...
HDLBits 系列（31）Serial Receiver and Datapath
目录序言原题复现我的设计序言上篇博文: HDLBits 系列(30)Serial Receiver 写了串行接收器如何接收8位串行数据,正确接收8位串行数据后给一个接收完毕标志信号,这篇博文 ...
HDLBits 系列（29）PS/2 mouse protocol（PS/2 packet parser and datapath）
目录序言原题传送题目解释我的设计序言上篇博客: HDLBits 系列(28)PS/2 mouse protocol(PS/2 packet parser) 只对PS/2 mouse pro ...
HDLBits 系列（8）——Sequential Logic（Finite State Machines（一））
目录 3.2 Sequential Logic 3.2.5 Finite State Machines 1. Simple FSM 1 (asynchronous reset) 2. Simple F ...
Moore FSM和Mealy FSM的区别
Moore型FSM:下一状态只由当前状态决定,即次态=f(现状,输入),输出=f(现状) Mealy型FSM:下一状态不但与当前状态有关,还与当前输入值有关,即次态=f(现状,输入),输出=f(现状, ...
verilog中一文搞懂有限状态机（FSM)Mealy和Moore状态机（及一段式，二段式，三段式）
三段式 1.什么是有限状态机 2.Mealy 状态机 2.Moore FSM 3.Mealy 和 Moore的区别 4.Encoding 风格设计原则 5. 一段式状态机 6. 二段式状态机控制c ...
HDLBits 系列（33）Sequence Recognition with Mealy FSM
目录原题复现状态转移图我的设计测试原题复现原题重现: Implement a Mealy-type finite state machine that recognizes the seq ...
HDLBits 系列（30）Serial Receiver
目录序言原题复现翻译状态转移图我的设计设计解释序言所谓的串行接收器(Serial Receiver),类似,或者根本就是Uart的协议的一种形式,Uart的接收器部分,如何实现呢? 原 ...

HDLBits 系列（34）Serial two's complememter（Mealy and Moore FSM）

Mealy 状态机

原题复现

我的设计

Moore 状态机

原题复现

状态转移图

我的设计

HDLBits 系列（34）Serial two's complememter（Mealy and Moore FSM）相关推荐

最新文章

热门文章