1.用ISE仿真的时候.所用变量一定要初始化. ISE默认初始量为"XXXXX", 而Quarters是默认为"00000"的, 其实实际上, 下到FPGA里后也是默认为0的,只是可以说ISE严谨得令人DT吧.
比如说用一个累加器, result = A+B+result ,必须保证在某一刻A, B, result都为定值时, 之后的数据才不会一直为"XXXXX";

2.所有的中间线(就是module间用来传递参数的信号)都要用wire定义一下. 这个ise一般会提醒的;

3.任何一个warning都是有用的;

4.debug时要多把中间变量设成输出,然后查看仿真波形;

5.其实,新版本还是比较好用的.虽然取消了test bench wave 功能. 但是最好学会编测试文件,后期比test bench wave好用, 而且貌似一旦测试信号太多,test bench wave就不显示某些输出了;

6. warning: Nod <....> is unconnected. 表明<...>所在的模块没用被执行,一般是参数没进来, 或者进来的参数不对("XXXX"之类)的原因引起的.

7.建立rom时候,Error: sinrom can't be resolved. 因为在把程序挪地方的时候,sinrom.ngc文件没有一同拷过来.

8.把"XXXXX"信号处理掉的一个方法可以是: 从信号中随意选出一位 if (data[0] == 0) ....; else if (data[0] == 1).... else data = 0; 就可以把"XXXX"信号给清成"0000"了. 可以很好的解决1中仿真的问题.

9.如果某一个不是时钟的信号被当作周期信号来用的话,就会出现 WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew. because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template 不管也行.

10. 一开始用FPGA时不要害怕,用ucf文件配好引脚,直接LOAD,先不用管什么区域约束,以后进阶了再学. .

转载于:https://www.cnblogs.com/xd-elegant/p/4121505.html

基于verilog的FPGA编程经验总结(XILINX ISE工具)相关推荐

  1. 国产智多晶FPGA基于Verilog的设计开发流程

    大家好,我是小梅哥,这里给大家介绍国产FPGA厂家"西安智多晶"微电子的FPGA基于Verilog进行逻辑设计的开发流程,步骤详细,可作为大家的评估参考.本博客将陆续发表更多国产F ...

  2. FPGA学习之路—应用程序—基于Verilog设计单总线8位ALU

    FPGA学习之路--基于Verilog设计单总线8位ALU 定义 ALU(arithmetic and logic unit) 算术逻辑单元,简称ALU,是计算机的数学运算核心,也就是负责运算的组件, ...

  3. FPGA学习——基于Verilog实现的多功能时钟

    FPGA基于Verilog实现的多功能时钟 时钟实现的功能: 1.数码管显示时间 2.有计时功能 3.可实现定点报时 多功能时钟共两种工作状态: 1.正常的时钟显示时间 2.计时状态 由于部分原因,本 ...

  4. Verilog与SystemVerilog编程陷阱:怎样避免101个常犯的编码错误

    这篇是计算机类的优质预售推荐>>>><Verilog与SystemVerilog编程陷阱:怎样避免101个常犯的编码错误> 编辑推荐 纠错式学习,从"陷阱 ...

  5. 荐读:FPGA设计经验之图像处理

    荐读:FPGA设计经验之图像处理 今天和大侠简单聊一聊基于FPGA的图像处理,之前也和各位大侠聊过相关的图像处理,这里面也超链接了几篇,具体如下: 图像边缘检测算法体验步骤(Photoshop,Mat ...

  6. 基于XC2V1000型FPGA的FIR抽取滤波器的设计

    http://hi.baidu.com/hieda/blog/item/3613b6bf6f4dd00e18d81f78.html 基于XC2V1000型FPGA的FIR抽取滤波器的设计 摘要:介绍X ...

  7. Xilinx ISE、Synplify、Modelsim之间的关系,为什么会存在比ISE更专业的FPGA开发工具?

    虽说Xilinx的ISE内自带了综合和仿真工具,但是在网络论坛上很多人都说这两个功能模块(特别是仿真模块)并不好用而且不专业,所以建议专业用户使用Synopsys公司提供的Synplify.Synpl ...

  8. (多图) 基于Verilog HDL的FIR数字滤波器设计与仿真

    引言:数字滤波器是语音与图像处理.模式识别.雷达信号处理.频谱分析等应用中的一种基本的处理部件,它能满足波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移.温度漂移和噪声等问题.有限冲 ...

  9. 计算机组成原理认识fpga,计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现_精品.doc...

    计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现_精品 目录 前言2 第一章 课程设计内容2 1.1 实验要求2 1.2 实验目的2 第二章 实验原理及方案2 2.1 实验 ...

最新文章

  1. 在eclipse及myEclipse下安装插件之方法
  2. 复旦高等代数 II(17级)每周一题
  3. 左神算法:将搜索二叉树转换成双向链表(Java版)
  4. 飞船赛——FOJ 1021
  5. 安装上 Octotree 插件让你更加方便的阅读 gitHub 中的代码
  6. linux非阻塞的socket发送数据出现EAGAIN错误的处理方法
  7. 数据结构与算法——二叉树与图汇总整理
  8. 中考英语听说计算机考试满分,2020北京中考英语听说机考题型分值及满分技巧...
  9. SEO:避免关键词内部竞争带来的无法收录问题,
  10. Google 宣布正式开源 Jib ,帮助 Java 应用快速容器化
  11. 【手把手教你】股市技术分析利器之TA-Lib
  12. postgresql 窗口函数
  13. 云课堂智慧职教计算机基础答案,云课堂智慧职教题库答案护理系内科,智慧职教职业生涯规划答案,智慧职教mooc学院计算机文化基础答案...
  14. typecho编辑器 图片修改宽度高度 并且设置居中
  15. C语言 拓补排序 有向无环图
  16. verilog分频电路
  17. 再放宽!这些应届生,可直接落户上海
  18. APP自动化测试框架搭建(五)--Python+Appium+pytest-html
  19. 20194616 第一次作业
  20. 搜索引擎-xunsearch(讯搜)

热门文章

  1. 计算机视觉技术 图像分类_如何训练图像分类器并教您的计算机日语
  2. Web漏洞扫描(四:知识点及错误总结)
  3. oracle的表几种连接比较,几种表连接方式的使用场景
  4. 消控中心人员配置_物业公司(项目)各岗位员工配置人数及标准(供参考)
  5. 1039 Course List for Student
  6. 7个面向对象常用原则的中英文名、别名、定义及显著特点
  7. python中计数_Python中的统计计数
  8. Spring MVC常用注解说明
  9. slurm用户快速入门手册
  10. CSS布局之-水平垂直居中