计算机组成原理校验码生成电路的设计

编 号：学 号： 9

课 程 设 计

教 学 院计算机学院课程名称计算机组成原理课程设计题 目校验码生成电路的设计专 业计算机科学与技术班 级计科一班姓 名陈建辉同组人员周海涛 石义沣 明廷柱指导教师杨 斐

2013年1月11日

目 录

一 概述2

1.课程设计的目的2

2.课程设计的要求2

二 总体方案设计3

1.设计原理3

2.整体设计思路4

3. EDA技术及QUARTUS II软件的简介4

4. 主要特点7

5. 具备的功能7

6. 分工情况8

7. 设计环境8

三 详细设计9

1. 12位的寄存器设计9

2. 奇偶校验电路的设计10

3. CRC码生成电路的设计10

4. 17位寄存器设计13

5. 整体电路13

四.程序的调试与运行结果说明15

1. 建立工作库文件夹和编辑设计文件15

2. 时序仿真16

3. 设置开始时间和结束时间及时间段17

4. 奇偶校验码波形图17

5. CRC码校验仿真波形图18

6. 整合电路校验码的波形图18

五 课程设计总结19

参考文献20

一 概述

1.课程设计的目的

1. 理解和掌握该课程中的有关基本概念，程序设计思想和方法。

2．培养综合运用所学知识独立完成课题的能力。

3．培养勇于探索、严谨推理、实事求是、有错必改，用实践来检验理论，全方位考虑问题等科学技术人员应具有的素质。

4．掌握从资料文献、科学实验中获得知识的能力，提高学生从别人经验中找到解决问题的新途径的悟性，初步培养工程意识和创新能力。

2.课程设计的要求

1. 能够熟练掌握计算机中校验码的工作原理及其多种实现方案；

2. 掌握硬件描述语言VHDL及原理图设计方法；

3. 熟练掌握Quartus II软件平台；

4. 各小组按模块分工，每人独立完成自己负责的模块；

5. 合作完成最终的硬件下载及调试；

6. 独立撰写符合要求的课程设计报告。

二 总体方案设计

1.设计原理

二进制信息位流沿一条线逐位在部件之间或计算机之间传送称为串行传送。

奇偶校验码是一种通过增加冗余位使得码字中"1"的个数恒为奇数或偶数的编码方法,它是一种检错码。在实际使用时又可分为垂直奇偶校验、水平奇偶校验和水平垂直奇偶校验等几种。它是由k位的信息码加上一位偶检验码(或奇校验码组成)。奇偶校验码常用于存储器读、写检查或ASCII码传送过程中的检查。在实际应用中，多采用奇校验，因为奇校验中不存在全“0”代码，在某些场合下更便于判别。

CRC码一般是指k位信息码之后拼接r位校验码。应用CRC码的关键是如何从k位信息位简便地得到r位效验位，以及如何从k+r位信息码判断是否出错。

奇偶校验码的生成：

奇偶校验码的实现方法是在每个被传送码的左边或右边加上1位奇偶校验位“0”或“1”，若采用奇校验位，只需把每个编码中1的个数凑成奇数；若采用偶校验位，只要把每个编码中1的个数凑成偶数。

CRC码生成：

多项式M(x)·x3除以生成多项式G(x)所得的r位余数为效验位(为了得到

R位余数，G(x)必须是r+1位)。然后将余数拼接在信息组左移r位空出的r位上，就构成了这个有效信息的CRC码。(因为k=4,所以k-1=3位)

CRC码效验：

将收到的循环效验码用约定的生成多项式G(x)去除，如果码字无误则余数应为0，如果某一位出错，则余数不为0，不同位数出错余数不同。更换不同的待测码字可以证明：余数与出错位的对应关系是不变的，只与码制和生成多项式有关，对于其他码制或选用其他生成多项式，出错模式将发生变化。

如果循环码有一位出错，用G(x)作模2除将得到一个不为0的余数。可通过异或门将它纠正后在下一次移位时送回A16继续移满一个循环，就得到一个纠正后的码字。

2.整体设计思路

1.利用QUARTUS软件设计校验码生成电路，能实现奇偶校验码和循环冗余CRC码的设计。

2.用原理图设计法设计奇偶校验码生成电路。

3.用VHDL设计法设计循环冗余CRC码生成电路。

4.输入12位二进制数据存放在A寄存器中，加码后的数据以二进制显示在发光二级管上。

5.总电路的设计如下：

图 2-1 总电路示意图

3. EDA技术及QUARTUS II软件的简介

EDA是Electronic Design Automation(电子设计自动化)的缩写 。

由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异，所以目前尚无一个确切的定义。但从EDA技术的几个主要方面的内容来看，可以理解为