利用SN74181芯片构成16位ALU及原理

(2)利用SN74181芯片构成16位ALU的原理 l)组间串行进位的16位ALU的构成 2)组间并行进位的16位ALU的构成 SN74182芯片：是一个产生并行进位信号的部件． 利用SN74181提供的小组进位传递函数和进位生成函数为输入参数，以并行的方式给出每个小组(芯片)的最高位进位信号。 SN74182是作为第二级并行进位系统． SN74182的逻辑框图： SN74182的芯片示意图： 16位两级并行进位ALU框图： 16位两级并行进位ALU工作过程： Ai、Bi(i=1~16)、C0到达各输入端； 各74181计算出G1*,P1*,G2*,P2*,G3*,P3*,G4*,P4*；74181#1计算出F1,F2,F3,F4。 74182计算出C4,C8,C12和G1^，P1^; 74181#2,74181#3,74181#4计算出Fi(i=5~16)。74181#4计算出C16 例：用SN74181和SN74182设计如下的32位ALU． 两重进位方式 三重进位方式 行波进位方式 32位两重并行进位ALU框图： 32位两重并行进位ALU工作过程： 1. Ai、Bi(i=1,32)、C0到达各输入端； 2. 第一大组的各74181计算出G1*,P1*,G2*,P2*,G3*,P3*, G4*, P4*；第一大组的74181#1计算出F1,F2,F3,F4；第二大组的各74181计算出G5*,P5*,G6*,P6*,G7*,P7*, G8*,P8*。 3. 第一大组的74182计算出C4,C8,C12和G1^，P1^;第二大组的74182计算出G2^，P2^; 4. 第一大组的各74181计算出Fi(i=5~16),第一大组的74181#4计算出C16; 5. 第二大组的74181#1计算出F17,F18,F19,F20。第二大组的74182计算出C20,C24,C28; 6. 第二大组的各74181计算出Fi(i=21~32),第二大组的74181#4计算出C32; 32位三重并行进位ALU框图： 32位三重并行进位ALU工作过程： Ai、Bi(i=1,32)、C0到达各输入端； 第一大组的各74181计算出G1*,P1*,G2*,P2*,G3*,P3*, G4*, P4*；第一大组的74181#1计算出F1,F2,F3,F4。第二大组的各74181计算出G5*,P5*,G6*,P6*, G7*, P7*,G8*,P8*。 第一大组的74182计算出C4,C8,C12和G1^，P1^;第二大组的74182计算出G2^，P2^; 4. 第一大组的各74181计算出Fi(i=5~16),第三重的74182计算出C16，C32; 5. 第二大组的74181#1计算出F17,F18,F19,F20。第二大组的74182计算出C20,C24,C28; 6. 第二大组的各74181计算出Fi(i=21~32)。 32位行波进位方式ALU框图： 32位行波进位ALU工作过程： Ai、Bi(i=1,32)、C0到达各输入端； 74181(1)计算出F1,F2,F3,F4,C4。 74181(2)计算出F5,F6,F7,F8,C8。 74181(3)计算出F9,F10,F11,F12,C12。 74181(4)计算出F13,F14,F15,F16,C16。 74181(5)计算出F17,F18,F19,F20,C20。 74181(6)计算出F21,F22,F23,F24,C24。 74181(7)计算出F25,F26,F27,F28,C28。 74181(8)计算出F29,F30,F31,F32,C32。 2．5．2 定点运算器 运算器的结构包含： 加法器 通用寄存器 输入数据选择电路 输出数据控制电路 内部总线 1．定点运算器的基本结构及工作过程： 2．运算器组成实例 (1)小型计算机的运算器 运算器由以下几部分组成： ALU; 通用寄存器; 多路选择器; 移位器; 进位寄存器Cv; 判零逻辑PL; (2)位片式运算器 4位双极型位片式运算器AM2901，它将ALU、通用寄存器组、多路开关、移位器等逻辑构件集成在一个芯片内。 AM2901选择数据来源 AM2901 运算功能 AM2901 选择结果处理 运算示例： R1+R0 =>R1 R1 <= B 0001 R0 <= A 0000 数据来源：I2 I1 I0： L L H 运算功能：I5 I4 I3： L L L 选择结果：I8 I7 I6： L H H AM2