AD9371+ZYNQ结构中JESD204B IP核的AXI

以fpga端的rx为例：
ZYNQ jesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：

去解析rx_tdate的数据时需要参考AD9371的ug-992，本设计中ADC数量M为4（两通道AD的IQ，22），LANE数量为2，单帧字节数F=2*M/L=4（ADC为16bit，2BYTE）。手册中描述的AD9371端Framer的数据打包方式为下图所示(UG-992,Page 25)：

假设SAMPLE CROSSBAR配置为直通:Rx1_Q->ADC0,…Rx2_I->ADC3。
其解析过程为：

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构相关推荐

（59）简单介绍RAM IP核类型和接口信号？
1.1 简单介绍RAM IP核类型和接口信号? 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)简单介绍RAM IP核类型和接口信号?: 5)结束语. 1.1.2 本节引 ...
ip核在linux的驱动,Linux驱动开发笔记：对zynq PL部分IP核的驱动开发过程
reg_addr = (((hopcount+1) #include * Xilinx RapidIO 3. 驱动设计 } #include Amba_pl对应PL部分的amba,devicetree ...
JESD204B IP核的配置与使用
一.JESD204 配置方式: Configuration 1.Transmit or Receive: 选择是作为接收机还是发射机 2.LFMC : 默认值 3.Number of lanes : ...
【ZYNQ】自定义IP核的封装
自定义IP核的封装介绍 IP核打包器的配置 IP核打包的基础知识 IP核顶层接口的命名规范 Reset接口 Clock接口差分Clock接口 AXI接口升级自定义IP 创建和打包IP向导自定义I ...
zynq自定义PL IP核linux驱动开发流程
概述 zynq的开发主要分为两个阶段: 1)硬件逻辑开发阶段:该过程与传统的fpga 软核cpu(microblaze)开发类似,在vivado中进行.需要在BlockDesign中例化zynq硬核c ...
ZYNQ axi_uartlitle IP核扩展232或者422
我的另外一篇博客:ZYNQ axi uart16550 IP核扩展485接口使用 ZYNQ axi uart16550 IP核扩展485接口使用_wangjie36的博客-CSDN博客_uart165 ...
【ZYNQ】IP核_关于视频IP核的详细介绍
[ZYNQ]IP核_关于视频IP核的详细介绍接口信号的含义数据格式及编码视频时序视频时序的进一步说明自动延迟匹配视频子系统软件指南接口信号的含义在ZYNQ的设计中一般视频数据的传输遵循 ...
zedboard--基于demo系统的用户ip核的添加和驱动编写（书13.2完整实现过程）（二十一）
https://blog.csdn.net/xzyiverson/article/details/13095137 上一个实验用PL端的资源开发Custom IPcore的,并且在裸跑的程序中调用了这 ...
XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
目录 1 简介 2 IP核自定义 2.1 设置IP核参数 2.1.1 Pin Compatible FPGAs 2.1.2 Memory Selection 2.1.3 Controller Opti ...
一天上手Aurora 8B/10B IP核（2）----Aurora概述及数据接口（Framing接口、Streaming接口）
写在前面系列汇总:一天上手Aurora 8B/10B IP核----汇总篇(直达链接) 1.Aurora 8B/10B 协议 Aurora 协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路 ...

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构相关推荐

最新文章

热门文章