计算机组成原理复习笔记

习惯每次写博客之前都写一点没啥用的小心情。本来很早就准备复习计组了，可惜事情太多加上拖延症，又拖到了考试前一周才开始“预习”。计组真的挺重要的，一开始打算按照PPT和知识结构开始复习，但是感觉时间和精力可能不太够。所以现在还是按照老师发的一份模拟题，每一道题按照一个知识点的开始复习。然后再按照教材结构走一遍，这样下来应该应对考试问题不大。所以写的时候我可能采取双线程，所以内容上可能有重复，开整!

模拟题（没有参考答案，有误还望指出）

一、选择题

为了缩短指令中某个地址段的位数，有效的方法是采取（D ）。
A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址
知识点：立即寻址中，指令地址码就是操作数本身；变址寻址是变址寄存器和指令的地址码字段进行运算得到有效地址，也不能缩短；间接寻址，地址码部分给出的数据存放地址的地址；而寄存器寻址，可以用二进制数来表示寄存器编号，从而缩短。
某计算机字长是 16 位它的存储容量是 64KB，按字（16bit）编址，它们寻址范围是（ C）。
A．64K B．32KB C．32K D．16KB
知识点：16位即2个字节，64KB/2B=32K(一要区分按字编址和按字节编址，二要注意K和KB)
编址1
编址2
常用的虚拟存储器寻址系统由（ A ）两级存储器组成。
A．主存－辅存； B．Cache－主存； C．Cache－辅存； D．主存—硬盘。
DMA 访问主存时，让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作（ A ）。
A、停止 CPU 访问主存； B．周期挪用； C．DMA 与 CPU 交替访问； D．DMA。
中断向量可提供 ( C )。
A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。
知识点：
中断向量是中断服务程序的入口地址，在计算机中中断向量的地址存放一条跳转到中断服务程序的跳转指令。
中断地址是存储中断向量的内存单元。
中断向量表：用来存放中断向量（共256个），它的地址范围是0~3FFH
主存和 CPU 之间增加高速缓冲存储器的目的是（ A ）。
A．解决 CPU 和主存之间的速度匹配问题； B．扩大主存容量； C．既扩大主存容量，又提高了存取速度； D．扩大辅存容量。
知识点：
主要是cache相关知识点，cache的功能：提高CPU数据输入输出的速率，调和CPU速度与内存存取速度之间巨大的差异。
后面知识点我就没自己总结了，可以参考这两篇博文
cache参考1
cache参考2
主机与设备传送数据时，采用（ A ），主机与设备是串行工作的。
A．程序查询方式； B．中断方式； C．DMA 方式； D．通道方式。
知识点：主要考察I/O方式，
程序查询方式：CPU 一旦启动 I/O 就须停止现行程序的运行并插入一段程序。
特点：CPU 有“踏步”等待现象，CPU 与 I/O 串行工作。
优点：接口设计简单、设备量少。
缺点：信息传输过程中 CPU 等待的时间较多，一段时间内只能和一台外设交换信息，效率较低。
中断方式：指计算机执行现行程序过程中，出现某些急需处理的情况或特殊请求，CPU 暂停现行程序转而去处理那些异常情况或特殊请求，处理完毕后 CPU 又自动返回现行程序的断点处继续执行原程序剩下的操作。
DMA 方式：该方式是一种完全由硬件进行成组信息传送的控制方式，具有程序中断方式的优点——数据准备阶段 CPU 与外设并行工作。该方式在外设与内存之间开辟一条“直接数据通道”，从而信息传送无需经过 CPU，大大降低了 CPU 开销（没有保护、恢复 CPU 现场等操作），该方式下的数据传输称为直接存储器存取方式。
通道方式：一种硬件，可以理解为“弱鸡版的CPU”（与CPU相比，其可执行的指令单一，并且通道程序放在主存中，可以说通道与CPU共享内存）。通道可以识别并执行一系列通道命令。缺点：实现复杂，需要专门的通道硬件支持；优点：CPU,通道，I/O设备可以并行工作，资源利用率高。

这一块后面我也没自己总结了，可以参考这一篇博文，写的不错
I/O方式

RISC 是（ A ）的简称。
A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路
在定点二进制运算器中，减法运算一般通过（ D）来实现。
A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．补码运算的十进制加法 D．补码运算的二进制加法器
下列说法中（ C ）是正确的。
A．加法指令的执行周期一定要访存；
B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
知识点：
加法指令的操作数可以在寄存器或者累加器中，在执行周期不一定要访存；
在加法指令的地址码部分给出存储器地址，说明有操作数在内存中，在指令执行阶段为了获取操作数，必须访问内存
指令系统，我总结的比较粗糙，这两篇博文写的很详细了：
指令系统1
指令系统2
总线通信中的同步控制是（ B ）。
A．只适合于 CPU 控制的方式； B．由统一时序控制的方式； C．只适合于外围设备控制的方式； D．只适合于主存

二、某浮点数格式如图 1 所示，字长 32 位，阶码 8 位，含 1 位阶符，补码表示，2 为底；尾数 24 位，含 1 位数符，补码表示，规格化。

1.有一浮点数代码为(A3680000)16，求其真值；
(A3680000)16 = （1010 0011,0110 1000 0000…0）16
E=-(1011101)2=-(93)10
M = (0.11010…0)2 = (0.8125)10
N = 2^-93 * 0.8125
注：浮点数 N= ± R^E*M(N为真值，R^E为比例因子， M为尾数)

将（-13/128）写成浮点数代码。
解：
13D = 1101B
1/128 = 2^-7
X = -1101 x 2^-7 = -0.1101 x 2 ^-3 = -0.1101 x 2^-011
-0.1101——>1.0011 0000 …0
-011——>110100000
所以x:110100000, 1.00110000…0

三、有一模型机数据通路结构如图 2 所示，控制器结构如图 3 所示。字长为 16 位，采用定长指令格式，其双操作数指令基本格式各字段定义如图 4 所示，模型机的寻址方式如表 1 所示，寄存器编号如表 2 所示。

1、图 2 中，MDR、IR、PC、PSW 的中文名称是什么？信号 CPR0、EMAR 的作用是什么？
答：MDR：数据缓冲寄存器， IR:指令寄存器 PC:程序计数器 PSW:程序状态寄存器
CPRO：将ALU总线上的数据打入脉冲
EMAR：将所指的主存单元中的内容读到MDR中去
2、指出“ 主存 —> IR， PC+1 —> PC ” 的数据通路和操作时间表。

3、采用扩展操作码的方式，设计 10 条二地址指令、16 条一地址指令和 16 条零地址指令，为指令 MOV、ADD、SUB、AND 分配操作码。
4、按上题分配的操作码，写出“SUB (R1)+ ，(R2)” 指令的二进制码形式（需写出计算过程）。该指令的含义是两个数进行减法操作，逗号前是目的操作数，逗号后是源操作数，结果送至目的操作数地址。寻址方式编码助记符定义寄存器直接寻址 000 R 寄存器的内容为操作数寄存器间接寻址 001 ® 寄存器的内容为操作数地址自减寄存器间址 010 -® 寄存器的内容-1 为操作数地址自增寄存器间址 011 ®+ 寄存器的内容为操作数地址，访问后寄存器的内容+1 自增双间址 100 @®+ 寄存器的内容为操作数地址的地址，访问后寄存器的内容+1 变址寻址 110 X® 寄存器内容+d 为操作数地址相对寻址 111 X(PC) PC 的内容+d 为操作数地址
5、写出“SUB (R1)+ ，(R2)” 的指令流程。
6、图 3 属于那种类型的控制器？控制器中 CM、µIR 的作用是什么？

知识点：
（1）通用寄存器组：R0,R1,R2,R3; 提供操作数，运算结果，地址指针，计数器多个功能；
（2）暂存器：C，D 暂存中间过程信息；
（3）地址寄存器：MAR 存放未访问的单元地址；
（4）数据缓冲寄存器：MDR 存放CPU与主存交换数据（双向）；
（5）指令寄存器：IR 存放正在执行的指令；
（6）程序计数器：PC 存放后续指令地址；
（7）堆栈指针：SP 堆栈；
（8）程序状态寄存器：PSW 记录现行程序运行状态与指使程序的工作方式。

四、存储器设计
设计容量为 14KB 的半导体存储器，按字节编址，要求 0000h—1FFFh 为 ROM 区，2000h—37FFh 为 RAM 区，地址总线 A15 – A0，双向数据总线 D7-D0，读写控制线 R/W’。可用的存储器芯片规格有 EPROM（4KB/片）和 RAM（2KB/片）。
（1）计算构成该存储系统需要的芯片数。
（2）给每个芯片分配地址，写出其片选逻辑。
（3）画出该存储系统芯片连接图
书P263参考一致

参考链接（下面知识点主要参考了一下博文，也引用了相关总结语句，十分感谢！还参考了老师的PPT和教材，教材使用是计算机组成原理（第5版） *纪禄平罗克露等编著）
参考笔记1
参考笔记2
参考笔记3
参考笔记4

第一章计算机概论

计算机系统由硬件和软件两大部分组成。
硬件：指计算机的实体，如主机、输入输入设备、外存储器、网络通信设备等。主机包括中央处理器CPU和存储器，其中CPU由运算器和控制器组成。
软件：软件包括系统软件和应用软件。
系统软件：用来管理整个计算机系统，如语言处理程序、操作系统、数据库管理系统、网络软件等。
应用软件：按任务需要编制成的各种程序。
冯诺依曼体系结构（重点）
组成：主机（cpu+内存），外设（输入设备+输出设备+外存），总线（地址总线+数据总线+控制总线）
冯诺依曼提出“存储程序”原理，即把程序本身当作数据来对待，程序和该程序处理的数据用同样的方式储存，以此为基础的计算机称为冯诺依曼机。
特点：
①计算机由运算器,控制器,存储器,输入和输出五部分组成
②指令和数据以同等的地位存放于存储器内,并可按地址寻访
③指令和数据均用二进制数表示
④指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置
⑤指令在存储器内按顺序存放
⑥机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成
冯·诺依曼理论重要的两点是：程序存储、二进制。
缺点：串行处理的工作机制（即逐条执行指令序列）
硬件系统

计算机的一般组成结构为：运算器+存储器+控制器+输入/输出设备。
（一）运算器
功能：加工信息
组成：运算器最少包含3个寄存器和一个算数逻辑单元（ALU）。
（1）又称为算术逻辑单元ALU(Arithmetic Logic Unit)，用来进行算术或逻辑运算以及位移循环等操作，它是CPU的执行部件。
（2）ALU是一种以全加器为核心的具有多种运算功能的组合逻辑电路。
控制器
功能：产生控制命令(微命令)，控制全机操作。
组成：控制器由程序计数器（Program Counter，PC）、指令寄存器（Instruction Register，IR) 以及控制单元(CU) 组成。

（二）存储器
功能：存储数据和数字化后的程序。
组成：主存储器包括存储体M、各种逻辑部件及控制电路等。
（1）存储容量: 存储器所有存储单元的总数。
（2）内存储器（主存）：存放直接为CPU提供服务的数据与程序的存储器。
（3）外存储器(辅存）: 为计算机配备的存储容量很大的辅助存储器。

（三）输入/输出设备
功能：转换信息。
输入：原始信息——>代码，送入主机
输出：处理结果——>人所能接受的形式并输出

（四）总线（Bus）
能为多个部件分时共享的一组信息传送线路。
总线：一组连接多个部件分时共享的信息传输线。
地址总线：用于传输地址信息，比如：CPU发向主存、外设等。
数据总线：双向的多根信号线，用于传输数据信息。
控制总线：传输控制信息，包括CPU送出的控制命令和主存（或外设）返回CPU的反馈信号。

（五）接口
外设不标准，种类数量可变，为将系统总线与各类外设连接，须在两者之间设置一些部件，具有缓冲、转换、连接等功能，这些部件就是接口。

计算机的性能指标（重点）
（1）基本字长
参与一次运算或并行传送的数的位数；它反映寄存器、ALU和数据总线的位数；字长越长，运算精度就越高，但硬件成本增高。
（2）运算速度
可以用每秒所能执行的指令条数表示；单位：条／秒；目前有三种计算执行速度的方法。
（3）数据通路宽度与数据传送率
（1）数据通路宽度：数据总线一次能并行传送的数据位数。
（2）数据传送率（或数据总线的带宽）：数据传送率=总线数据通路宽度×总线时钟频率（b/s)
（4）主存容量
（1）字节数: 用字节(即Byte)作单位，记作B。
(2) 单元数(字数)×位数: 用二进制的位(bit)作单位。
（5）外存储量
（6）所配置的外围设备及其性能指标
（7）软件配置情况

第二章数据的表示、运算与检验

各种进位制的表示
二进制数后跟字母B(Binary) 1001B
八进制数后跟字母O(Octal) 117O
十进制数后跟字母D (Decimal) 16D 或 16 (或直接表达）
十六进制数后跟字母H (Hexadecimal) 0AFH
进制转换
（一）R进制 ---->十进制——按权展开（这个简单不赘述）

（二）其它转换参考如下链接（转换的时候都可以通过间接转化为二进制或者十进制，再转换为目标，了解一下内涵应付考试即可，毕竟实际用的时候 win+r ,然后calc直接出结果）
整数进制转换
小数进制转换
带符号数的表示
（一）原码
一个数的真值中的符号“＋”用0表示，而“－”用1表示,有效数值部分用二进制数绝对值的二进制数称为原码。
（二）反码
正数的反码与正数的原码相同，而负数的反码为除符号位外，将原码逐位求反。
（三）补码
正数的补码与正数的原码相同，而负数的补为其反码加1。

小结
（1）最高位为符号位；书写上用“,”（整数）或“.”（小数）将数值部分和符号位隔开；
（2）对于正数，原码 = 补码 = 反码；
（3）对于负数，符号位为 1，其数值部分，原码除符号位外每位取反末位加 1——>补码，原码除符号位外每位取反——>反码。
数的定点表示和浮点表示
（一）定点表示
（二）浮点表示
（1）浮点数：N = M×R^E ----浮点数的一般形式其中M 尾数 E 阶码 R 基数（ R 取值2、8、16 等）

（二）浮点数规格化（为了提高精度，使有效位数尽可能占满可用的数位）

（3）正值与浮点数转换

（4）定点数乘法（简单，直接乘，然后进位）
（5）定点数除法

（6）浮点四则运算（重点）

例题1

例题2

常用的数据校验

第三章 CUP子系统

第一节概述

CPU的基本组成
（一）运算部件
（1）功能：完成算术运算和逻辑运算
（2）组成：1）输入逻辑（如：选择器、暂存器）2）算术、逻辑运算部件ALU（如：加法器）3）输出逻辑（如移位门）
（二）寄存器组
（1）通用寄存器组 GR 多个寄存器组成，可存放操作数或地址信息；使用时对寄存器进行编号，按寄存器号进行访问；功能通用、位数（字长）、构成、可编程等
（2）暂存器 用于暂存某些中间过程所产生的信息；不可被CPU直接编程访问；暂存器的使用对用户是透明的；
（3）指令寄存器IR 保存当前正在执行的指令；指令寄存器中操作码字段输出作为指令译码器的输入，经译码转换为具体操作信号；扩充为指令队列（或称指令栈），允许预取若干条指令；
（4）程序计数器 PC 指示指令在内存的存放位置（或地址），又称为指令计数器或指令指针；PC 是具有计数功能的寄存器；
（5） 程序状态字寄存器 PSW 录程序的运行状态、指示程序的工作方式。PSW包括两部分：特征位和编程设定位；
（6）地址寄存器 MAR 用于保存当前 CPU 所访问的内存单元地址；
（7）数据缓冲寄存器 MDR or MBR 暂存由CPU与内存之间传送的数据信息。
（三）时序系统
CPU执行指令是分步进行的，各步操作都是在时间上存在确定的关系；
（1）振荡器产生时钟脉冲，时钟脉冲经过一系列计数分频，产生所需的节拍（时钟周期）信号或更长的工作周期（机器周期）信号。
（2）时钟周期（又称节拍）：振荡周期，由它确定主时钟频率。；
（3）机器周期(又称CPU周期或工作周期)：机器周期对应指令执行的不同阶段，如取指令、取操作数、执行等阶段。各阶段长短不一，按最长的阶段来划分机器周期；
（4）指令周期：取出并执行一条指令所需时间。通常一个指令周期包含3–4个机器周期。如取指令周期、取操作数周期、指令执行周期等。
（四）控制器和控制方式
控制器
（1）根据指令操作码和时序信号，产生各种操作控制信号，完成取指和执行指令的控制；
（2）微命令序列的产生途径：通过组合逻辑电路或通过执行微指令；不同的途径导出了两种分别不同的控制器类型，即组合逻辑控制器和微程序控制器；
控制方式
（1）同步控制方式
特点：在同步控制方式中，各指令所需的时序由控制器统一发出，所有微操作都由统一的时序信号控制，在每个机器周期中产生统一数目的时钟周期，时钟周期固定。各步操作的衔接、各部件之间的数据传送受严格同步定时控制。
优点：控制器设计简单，容易实现
缺点：对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
应用场合：CPU内部、设备内部、系统总线操作（各挂接部件速度相近、传送时间确定，传送距离较近）
（2）异步控制方式
特点：各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，
优点：时间安排紧凑、合理。
缺点：控制复杂
应用场合：由于异步总线操作（各挂接部件速度差异大，传送时间不确定，传送距离较远）
（3）联合控制方式
同步控制和异步控制相结合的方式。
（五）CPU内部数据通路结构
（1）分为单组内总线结构和多组内总线结构；
（2）寄存器组分为独立结构R和小型存储器结构（其中又分为单口RAM和双口RAM）
独立R、双口RAM用多路选择器作为ALU的输入逻辑；
单口RAM用锁存器作为ALU的输入逻辑。
CPU和外部信息交换
（1）主机与外设的信息交换通过它们之间的数据传送通路实现，传送通路的连接模式分为：辐射型、总线型、通道型；
（2）而CPU对信息传送的控制方式主要分为：
直接程序传送方式：CPU在现行程序中通过直接执行I/O指令来实现数据的传送控制、根据外设状态决定需要完成的操作；
主要优点：不增加CPU硬件，控制简单。
明显缺点：CPU启动设备后只能查询等待，无与外设并行能力；所有操作均需事先安排，CPU无随机请求响应能力；
程序中断方式：CPU响应外设提出的随机请求后，暂时不执行当前的程序，转去执行另一段程序（子程序），完成与外设的数据交换，然后再返回原程序的执行；
适用场合：外设存在复杂随机事件、实时性、中低速I/O操作。
直接存储器访问（DMA）方式；直接依靠硬件在主存与I/O设备之间传送数据的一种工作方式，传送期间不需要CPU执行程序进行干预。
特点：传送速度快、传送操作简单，适用于外设与主存简单大批量数据传送。
CPU的指令类
（1）分为复杂指令集计算机CISC和精简指令集计算机RISC；
（2）RISC 机器更适合于专用机；而CISC 机器则更适合于通用机。
相关习题
（一）选择题
1.在CPU寄存器中， ( B )对用户是透明的。 A.程序计数器 B.指令寄存器 C.状态寄存器 D.通用寄存器
2.程序计数器PC用来存放指令地址，其位数与（ D ）相同。 A. IR B. PSW C. MDR D. MAR
3.指令寄存器的位数取决于（ C ），通用寄存器取决于（B），而程序计数器取决于（A）。
A. 存储器的容量 B. 机器字长 C. 指令字长 D.存储字长
4.采用同步控制的目的是 ( C )。A. 提高执行速度 B.满足不同的设备对时间安排的需要 C.简化控制时序 D.满足不同的操作对时间安排的需要
5.异步控制常用于 ( A )。 A. CPU访问外围设备 B.微程序控制器 C. 微型机的CPU D.组合逻辑控制器
（二）填空题
二、填空答题
1.CPU的专用寄存器有：PC、 IR、 OSW、 MAR、 MDR。
2.在控制器中，微操作信号的形成与__指令部件提供的译码信号__、 时序部件提供的时序信号、被控部件提供的状态反馈信号__有关。
3.控制器的控制方式分为__同步控制、 异步控制、 联合控制 。

第二节指令系统

指令中地址格式
（1）四地址指令

Ai表示地址,可以是寄存器号，也可以是主存单元的地址码；(Ai)表示存放于该地址的内容;A4明确表示下条将要执行指令的地址;
A4常隐含给出，四地址指令很少采用.

(2)三地址指令

特点: 若A1、A2、A3为内存地址，则执行该指令需要访问４次主存。
根据PC的内容，取指令；根据指令中的A1取操作数；根据指令中的A2取操作数；ALU运算结果，然后将结果保存到A3。

（3）二地址指令
A1为目的操作数地址，A2为源操作数地址。二地址指令执行之后，A1原存的内容被破坏了。

（4）一地址指令

其中: Acc是累加寄存器( 隐地址 )

（5）零地址指令

1、显地址数多，指令长，所需存储空间大，读取时间长
2、显地址数少，地址选择受限制

常见的寻址方式
（1）立即寻址：所需的操作数由指令直接给出;
特点：不需再次访存，速度快；操作数固定，无法修改；
特别注意：只能用于源操作数字段
（2）直接寻址
特点：执行阶段访问一次存储器；D的位数决定了该指令操作数的寻址范围；有效地址是指令的一部分，不能随程序的需要而动态改变，因此指令只能访问某个固定的主存单元;
（3）寄存器直接寻址（寄存器号——>操作数）
（4）间接寻址（间址单元地址——>操作数地址——>操作数）
特点：间址单元作为地址指针，只要修改指针，同一条指令就可以在不同时间访问不同的存储单元；
（5）寄存器间接寻址（寄存器号——>操作数）
优点：CPU中的寄存器的访问速度比主存快；寄存器数远远少于主存单元数，存放寄存器号的字段位数少，可以有效地缩短指令长度，提高工作速度；寄存器本身的位数可以很多，足以提供较长的地址码
（6）变址寻址
（7）基址寻址
（8）基址加变址
（9）相对寻址
（10）页面寻址
（11）堆栈寻址

第三节 CPU系统

CPU设计步骤

2. CPU基本组成（重难点）

（1）通用寄存器组：R0,R1,R2,R3; 提供操作数，运算结果，地址指针，计数器多个功能；
（2）暂存器：C，D 暂存中间过程信息；
（3）地址寄存器：MAR 存放未访问的单元地址；
（4）数据缓冲寄存器：MDR 存放CPU与主存交换数据（双向）；
（5）指令寄存器：IR 存放正在执行的指令；
（6）程序计数器：PC 存放后续指令地址；
（7）堆栈指针：SP 堆栈；
（8）程序状态寄存器：PSW 记录现行程序运行状态与指使程序的工作方式。