一、I2C概述

I2C Bus(Inter-Integrated Circuit Bus) 最早是由Philips半导体（现被NXP收购）开发的两线时串行总线，常用于微控制器与外设之间的连接。要想了解详细I2C协议，目前最新的I2C标准协议是2014年第6版本，如下：I2C-Bus Standards Specification。

TWI（Two-wire Serial Interface）两线串行接口，TWI 完全兼容 I2C 总线，简单一点，可以直接认为 TWI 是 I2C 总线。
典型的 I2C 应用原理如下图所示，I2C 总线通讯仅需两根信号线，可以连接多个设备，从设备都有唯一的地址，主设备通过从设备的地址和不同的从设备通讯。

图1：典型的 I2C 总线应用

I2C 总线中的从设备必须有自己的地址，并且该地址在其所处的 I2C 总线中唯一，主设备通过此唯一的地址即可和该从设备进行数据传输。

I2C 总线支持多主机，但是同一时刻只允许有一个主机。I2C 总线中存在多个主机时，为了避免冲突，I2C 总线通过总线仲裁决定由哪一个主机控制总线。

总线速度：

（1）双向传输总线

标准模式（Standard-mode）：速率高达100kbit/s
快速模式（Fast-mode）：速率高达400kbit/s
快速模式+（Fast-mode Plus）：速率高达1Mbit/s。
高速模式（High-speed mode）：速率高达3.4Mbit/s

（2）单向传输总线

超快速模式（Ultra Fast-mode）:速率高达5Mbit/s

二、硬件连接

I2C仅需两根线就可以支持一主多从或者多主连接，I2C使用两个双向开漏线，配合上拉电阻进行连接，关于上拉电阻阻值大小有最大值和最小值的限制，具体计算请参考下面的 I2C-上拉电阻计算。

SDA：串行数据线
SCL：串行时钟线

图2

图3

硬件拉低（Open-Drain Pulling Low）

下图代表了总线电平拉低过程，当总线要传输低电平’0’时，Logic会控制FET使其导通VBUS总线连接到地，将总线拉低。注意：在快速模式下最大的灌电流不超过3mA，这限制了上拉电阻的最小值。

图4

硬件拉高（Open-Drain Releasing Bus）

下图代表了总线电平高电平过程，当总线要传输高电平’1’时，Logic会控制FET使其关断VBUS总线上拉到电源，将总线拉高。

图5

三、软件通讯协议

I2C是串行传输总线，按照下面格式进行一位一位传输。协议如下：

图6

I2C 总线发送到 SDA 上的数据必须为 8 位，即一次传输一个字节，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位，首先传输的是数据的最高位 MSB，如果从机要完成一些其他功能后，例如一个内部中断服务程序才能接收或发送下一个完整的数据字节，那么从机可以将时钟线 SCL 保持为低电平强制主机进入等待状态，当从机准备好接收下一个字节数据并释放时钟线 SCL 后数据传输继续。

1、I2C 数据传输

（1）起始和停止条件及重复起始条件(START and STOP conditions and Repeated start condition)

起始和终止条件都是由主机（master）发起产生。总线在起始条件之后处于忙碌状态，在停止条件之后又处于空闲状态。

起始条件：SCL线是高电平时，SDA线从高电平向低电平切换。
停止条件：SCL线是高电平时，SDA线从低电平向高电平切换。
重复起始条件：和起始条件相似，重复起始条件发生在停止条件之前。主机想继续给从机发送消息时，一个字节传输完成后可以发送重复起始条件，而不是产生停止条件。

图7

如果总线中存在多个主机，先将 SDA 拉低的主机获得总线控制权。

（2）字节格式

SDA数据线上的每个字节必须是8位，每次传输的字节数量没有限制。每个字节后必须跟一个响应位（ACK）。首先传输的数据是最高位（MSB)，SDA上的数据必须在SCL高电平周期时保持稳定，数据的高低电平翻转变化发生在SCL低电平时期。

图8

以传输Byte：1010 1010 (0xAAh)为例，SDA SCL传输时序如下所示：

图9

2、响应ACK（Acknowledge）和非响应NACK（Not Acknowledge）

每个字节后会跟随一个 ACK 信号。接收者通过 ACK 位告知发送者已经成功接收一字节数据并准备好接收下一字节数据。所有的时钟脉冲包括 ACK 信号的时钟脉冲都是由主机产生的。

ACK 信号： 每个字节传输必须带响应位，相关的响应时钟也由主机产生，在响应的时钟脉冲期间（第9个时钟周期），发送端释放SDA线，接收端把SDA拉低并在时钟信号为高时保持低电平，这样就产生了 ACK 信号，从而使得主机知道从机已成功接收数据并且准备好了接收下一数据。以上图传输101010101为例，SCL第9位时钟高电平信号期间，SDA拉低其代表了有ACK响应位。

NACK 信号： 当在SCL第9位时钟高电平信号期间，SDA仍然保持高电平，这种情况定义为NACK非响应位。这种情况下，主机可以直接产生STOP条件终止以后的传输或者继续重新START开始一个新的传输。以下情况会导致出现NACK位：

发送方寻址的接收方在总线上不存在，因此总线上没有设备应答
接收方正在处理一些实时的功能，尚未准备好与主机通信，因此接收方不能执行收发
在传输期间，接收方收到不能识别的数据或者命令
在传输期间，接收方无法接收更多的数据字节
主机接收完成读取数据后，要发送NACK结束告知从机

以下图例代表NACK时序：

3、7-bit 地址格式和读写位

I2C 总线中的设备必须要有唯一的地址，这意味着如果在总线中接入两个相同的设备，该设备必须有配置地址的功能，这也是我们经常用的 I2C 接口的设备会有几个引脚用来配置地址的原因。

I2C 数据传输如下图所示，在起始条件(S)后，发送从机地址，从机地址是 7 位，一个7-bit的地址是从最高位（MSB）开始发送的，这个地址后面会紧跟1-bit（R/W）的操作符，1表示读操作，0表示写操作。接下来的一个bit是NACK/ACK，当这个帧中前面8 bit发送完后，接收端的设备获得SDA控制权，此时接收设备应该在第9个时钟脉冲之前回复一个ACK（将SDA拉低）以表示接收正常，如果接收设备没有将SDA拉低，则说明接收设备可能没有收到数据（如寻址的设备不存在或设备忙）或无法解析收到的消息，如果是这样，则由master来决定如何处理（stop或repeated start condition）。数据传输一般由主机产生的停止位 P 终止，但是，如果主机仍希望在总线上通讯，它可以产生重复起始条件 S 和寻址另一个从机而不是首先产生一个停止条件，在这种传输中可能有不同的读写格式结合。

4、7-bit寻址数据传输

常见的传输方向及格式有如下两种：

（1）主机写数据-从机接收，传输方向不变

要进行数据写入从机，首先主机发送 START条件+从机地址+R/W=0(写操作，设置为0)，从机读取到该地址后回应ACK，主机将继续发送需要操作的寄存器地址，从机继续回应ACK，表示从机准备完毕。之后主机发送寄存器的数据（可能是1byte也可能是多个byte），每个byte从机都会回应ACK，发送完成后，主机发送STOP命令，将总线释放，完成写操作。如下图示意：

（2）主机读数据-从机发送，传输方向改变

读数据与写数据相似，但读数据会多几个步骤。要想从从机读取数据，首先要知道从机地址以及寄存器地址，这两部需要进行写操作来实现，和写操作一致。写操作完成后，主机发送 重复开始+从机地址+R/W=1(读操作，设置为1)，从机返回ACK，此时主机释放SDA线转由从机控制，主机读取SDA总线进行数据接收，每发送1 byte数据，主机会响应ACK表示还需要再接收数据。当主机接收完想要的数据后，主机将会返回NACK，告诉从机释放SDA总线，随后主机发送STOP命令，将总线释放，完成读操作。如下图示意：

5、10-bit寻址数据传输

采用10位地址位扩充了I2C的地址范围，7位和10位地址设备都可以共存于同一个I2C总线系统。并且可以工作在所有速度模式。当然，目前使用10位地址系统的I2C设备不多。

注：7位和10位地址设备都可以共存于同一个I2C总线系统，因为位地址系统的高5位不可能是11110。

10位从机地址由START或者Repeated Start 后两个字节决定。第一个字节的前7位格式为1111 0XX，其中XX代表10位地址最高两位（MSB），第一个字节的第8位代表R/W位。

常见的数据传输格式和7位地址一致，如下示意：

（1）主机写数据-从机接收，传输方向不变

（2）主机读数据-从机发送，传输方向改变

6、时钟同步与仲裁

如果两个master都想在同一条空闲总线上传输，此时必须能够使用某种机制来选择将总线控制权交给哪个master，这是通过时钟同步和仲裁来完成的，而被迫让出控制权的master则需要等待总线空闲后再继续传输。在单一master的系统上无需实现时钟同步和仲裁。

（1）时钟同步（Clock synchronization ）

时钟同步是通过I2C总线上的SCL之间的线“与”（wired-AND）来完成的，即如果有多个主机同时产生时钟，那么只有所有master都发送高电平时，SCL上才表现为高电平，否则SCL都表现为低电平。SCL总线上低电平时间是所有主机时钟中最长的低电平时间，其高电平时间是所有主机时钟中最短的高电平时间。

（2）数据仲裁（Arbitration）

总线仲裁和时钟同步类似，当所有主机在SDA上都写1时，SDA的数据才是1，只要有一个主机写0，那此时SDA上的数据就是0。一个主机每发送一个bit数据，在SCL处于高电平时，就检查看SDA的电平是否和发送的数据一致，如果不一致，这个主机便知道自己输掉仲裁，然后停止向SDA写数据。也就是说，如果主机一直检查到总线上数据和自己发送的数据一致，则继续传输，这样在仲裁过程中就保证了赢得仲裁的master不会丢失数据。输掉仲裁的主机在检测到自己输了之后也不再产生时钟脉冲，并且要在总线空闲时才能重新传输。仲裁的过程可能要经过多个bit的发送和检查，实际上两个主机如果发送的时序和数据完全一样，则两个主机都能正常完成整个的数据传输。

7、时钟拉伸（Clock stretching）

有时候低速从机可能由于上一个请求还没处理完，无法继续接收主机的后续请求，即主机的数据传输速率超过了从机的处理能力。这种情况下，从机可以进行时钟拉伸来要求主机暂停传输数据。通常时钟都是由主机提供的，从机只是在SDA上读数据或者发数据。

时钟拉伸则是从机在主机释放SCL后，将SCL主动拉低并保持，此时要求主机停止在SCL上产生脉冲以及在SDA上发送数据，直到从机释放SCL（SCL为高电平）。之后主机便可以继续正常的数据传输了。可见时钟拉伸实际上是利用了时钟同步的机制，只是时钟由从机产生。如果系统中存在这种低速从机并且从机实现了时钟拉伸，主机必须能够处理这种情况，实际上大部分从机设备中不包含SCL驱动器的，因此无法拉伸时钟。

8、保留地址（Reserved addresses）

有两组 0000 XXX and 1111 XXX作为保留地址，详见下表：

注：7bit 理论可以连接2^7＝128个外设，由于上图16个指令有特殊定义，所以可用的地址为112个。虽然最大的外设节点数目是被地址空间所限制住，但实际上也会被总线上的总电容所限制住，一般而言最大为400 pF。

9、通用广播地址（General call address）

通用广播地址是为了寻址总线上所有设备。如果一个设备不需要使用广播功能，可以不响应广播。如果设备需要使用广播功能，则它在检测到广播地址后发送响应，并作为从机接收读取总线上发送的数据。主机不知道总线上有多少从机发送响应。总线上所有可以响应广播的从机读取广播地址后的第二个及后面的字节。不能处理这些广播数据的从机通过不发送响应的方式忽略它。同样地，如果有一个或一个以上的从机发送响应，则主机就检测不到总线上其它没有响应的设备。广播消息的含义总是定义在第二个字节。

有两种可能情况：

最低位“B”为0
最低位“B”为1

“B”为0，第二个字节包括以下定义：

0000 0110（06h）：复位并通过硬件写内容到从机的可编程部分。所有可以响应此类广播的从机，收到此两字节后，进行复位并进入它们地址的可编程部分。注意确保设备在加电后不会将SDA或SCL拉低，因为这些低电平会阻塞总线；
0000 0100（04h）：通过硬件写内容到从机的可编程部分，作用类似（06h），但设备不会复位；
0000 0000（00h）：这个不应该作为第二个字节用。
编程时序参考相应设备的DATASHEET。

“B”为1，两字节广播定义为“硬件广播”。主机在编程后，可以发送既定的从机地址到总线上，构成两字节序列的“硬件广播”。主机可能并不知道总线上从机的地址，它只能通过硬件广播的方式，将自身地址通知给系统。
硬件广播的第二个字节的前七位包括主机的地址。总线上的智能设备如微控制器，读取此地址并接收主机发送的其它信息。如果主机也可以作为从机使用，则以上读取的主机地址实际上也就是（切换主从模式后的）从机地址。在系统中，一种可能是系统复位后设备由主机发送模式切换到从机接收模式，这时由系统主机先告诉硬件主机数据应送往的从机地址，这样当硬件主机发送数据时就可以直接向指定从机（地址）发送数据了。

如下所示：

该过程操作也比较繁琐，最好的方式是记住每个设备地址，或者主机依次寻址127个从机地址，如果回复ACK说明设备存在，记录下设备地址即可。

10、软件复位

通用广播地址0000 0000后发送0000 0110（06h）可以使总线上设备进入复位状态。此功能是可选的，所有预留该功能的设备在收到该两字节序列（00 06h）后，开始响应（复位），并进入它们地址的可编程部分。注意确保设备在加电后不会将SDA或SCL拉低，因为这些低电平会阻塞总线。

11、START字节

起始字节是提供给没有I2C总线接口的单片机查询I2C总线时使用的特殊字节。

不具备I2C总线接口的单片机，必须通过软件不断地检测总线，以便及时响应总线请求。单片机的速度与硬件接口器件的速度可能存在较大的差别。为此，I2C上的数据传送需要一个较长的起始过程加以引导。引导过程由起始信号、起始字节、应答位、重复起始信号（Sr）组成。请求访问总线的主机发出开始条件（S）后，紧接着发送起始字节 0000 0001，总线上的单片机可以用比较低的速率采样SDA线，直到检测到起始字节中的7个“0”中的一个为止。在检测到SDA上的高电平后，单片机可以切换到较高的采样速率，采样作为同步信号使用的第二个起始信号Sr。在起始信号后的应答时钟脉冲仅仅是为了和总线所使用的格式一致，并不要求设备在这个脉冲期间作应答。

12、总线清零（Bus Clear）

SCL：一般情况下SCL不会卡在低电平，出现这种情况的话，如果设备包含硬件复位引脚，推荐使用硬件复位。如果设备没有硬件复位引脚，可以通过重新上电方式触发设备内部上电复位电路。

SDA：如果SDA卡在低电平，主机应发送9个时钟脉冲，那些将SDA拉低的设备在这9个时钟周期内应释放总线。如果没有的话，则需要通过硬件复位或重新上电的方式清除拥堵。

13、上拉电阻的选择

针对不同应用场景及供电电压下，上拉电阻的值有明确的最大值最小值限制，不能过大也不能过小。

上拉电阻的阻值影响传输速率，阻值越大，由于 RC 影响，会带来上升时间的增大，传输的速率慢，阻值小，传输的速率快，但是会增加电流的消耗，一般情况下，我们会选择 4.7K 左右的阻值，在从机数量少，信号线短的情况下，可以适当增加阻值，如使用 10K 的阻值。

（1）上拉电阻最小值Rp(min)

如果Rp阻值过小，VDD灌入端口的电流将较大，这导致端口输出的低电平值增大(I2C协议规定，端口输出低电平的最高允许值Vol=0.4V)；如果灌入端口的电流过大，还可能损坏端口。一般标准模式和快速模式下灌电流不超过3mA，快速模式＋及以上灌电流不超过20mA。所以Rp最小值计算公式为：

Rp（min）= （ VDD - Vol（max））/ Iol

（2）上拉电阻最大值Rp(max)

端口输出高电平是通过Rp实现的，线上电平从低到高变化时，VDD通过Rp对线上负载电容Cb充电，这需要一定的时间，即上升时间。如果Rp过大，信号上升沿变化缓慢，导致规定的时间内没有到达高电平，造成数据错误。所以Rp最大值计算公式为：

对于RC曲线：V(t) = VDD (1 - e-t / RC)
V(t1) = 0.3 × VDD = VDD (1 - e-t1 / RC) ，t1 = 0.3566749 × RC
V(t2) = 0.7 × VDD = VDD (1 - e-t2 / RC) ，t2 = 1.2039729 × RC
T = t2 - t1 = 0.8473 × RC
所以Rp（max）与最大上升时间（tr）和负载电容（Cb）有关，计算公式：
Rp（max）=tr /（0.8437*Cb）

（3）关于计算Rp的基本参数如下表所示

一旦确定了Rp上下限值后，就可以根据速率和功耗两方面来权衡Rp的具体阻值，较小的Rp会因为小RC延时而提供较快的速度，较大的Rp会因为电流减小而有较低功耗。

（4）实例计算

举例说明快速模式下I2C总线基本参数是Cb=200pF，VDD=3.3V，计算Rp值。

Rp（max）= tr /（0.8437*Cb）= （300 x 10^-9） / （0.8437 x 200 x 10 ^-12）=1.77KΩ

Rp（min）= （ VDD - Vol（max））/ Iol = （3.3-0.4）/ （3 x 10^-3）=966.667Ω

根据以上计算，Rp应选择966.667Ω–1.77KΩ之间的即可，具体阻值根据实际情况来确定。

TWI-I2C学习详解相关推荐

FPGA学习之路—接口（2）—I2C协议详解+Verilog源码分析
FPGA学习之路--I2C协议详解+Verilog源码分析定义 I2C Bus(Inter-Integrated Circuit Bus) 最早是由Philips半导体(现被NXP收购)开发的两线时 ...
一文弄懂元学习 (Meta Learing)（附代码实战）《繁凡的深度学习笔记》第 15 章元学习详解（上）万字中文综述
<繁凡的深度学习笔记>第 15 章元学习详解 (上)万字中文综述(DL笔记整理系列) 3043331995@qq.com https://fanfansann.blog.csdn.net ...
C语言再学习 -- 详解C++/C 面试题 2
(经典)C语言测试:想成为嵌入式程序员应知道的0x10个基本问题. 参看:嵌入式程序员面试问题集锦 1.用预处理指令#define 声明一个常数,用以表明1年中有多少秒(忽略闰年问题) #define ...
定时任务框架APScheduler学习详解
定时任务框架APScheduler学习详解 APScheduler简介在平常的工作中几乎有一半的功能模块都需要定时任务来推动,例如项目中有一个定时统计程序,定时爬出网站的URL程序,定时检测钓鱼网站 ...
各种音视频编解码学习详解之编解码学习笔记（三）：Mpeg系列——Mpeg 1和Mpeg 2
最近在研究音视频编解码这一块儿,看到@bitbit大神写的[各种音视频编解码学习详解]这篇文章,非常感谢,佩服的五体投地.奈何大神这边文章太长,在这里我把它分解很多小的篇幅,方便阅读.大神博客传送门: ...
各种音视频编解码学习详解之编解码学习笔记（四）：Mpeg系列——Mpeg 4
最近在研究音视频编解码这一块儿,看到@bitbit大神写的[各种音视频编解码学习详解]这篇文章,非常感谢,佩服的五体投地.奈何大神这边文章太长,在这里我把它分解成很多小的篇幅,方便阅读.大神博客传送门 ...
各种音视频编解码学习详解之编解码学习笔记（十三）：容器
最近在研究音视频编解码这一块儿,看到@bitbit大神写的[各种音视频编解码学习详解]这篇文章,非常感谢,佩服的五体投地.奈何大神这边文章太长,在这里我把它分解成很多小的篇幅,方便阅读.大神博客传送门 ...
各种音视频编解码学习详解之编解码学习笔记（八）：Real系列
最近在研究音视频编解码这一块儿,看到@bitbit大神写的[各种音视频编解码学习详解]这篇文章,非常感谢,佩服的五体投地.奈何大神这边文章太长,在这里我把它分解成很多小的篇幅,方便阅读.大神博客传送门 ...
音视频编解码学习详解
音视频编解码学习详解目录(?)[+] 编解码学习笔记二codec类型编解码学习笔记三Mpeg系列Mpeg 1和Mpeg 2 编解码学习笔记四Mpeg系列Mpeg 4 编解码学习笔记五Mpeg系列A ...
各种音视频编解码学习详解之编解码学习笔记（六）：H.26x系列
最近在研究音视频编解码这一块儿,看到@bitbit大神写的[各种音视频编解码学习详解]这篇文章,非常感谢,佩服的五体投地.奈何大神这边文章太长,在这里我把它分解成很多小的篇幅,方便阅读.大神博客传送门 ...

TWI-I2C学习详解