忆阻器课题读书笔记（二）

基于忆阻器（memristor）的锁存器（latch）设计

原文： A memristor-based nonvolatile latch circuit.、

锁存器介绍

上面是从百度上拿下来的图，考虑两个非门像上面那样连接，如果我们假设下面的非门的初值是1，那么非门之后的值为0，0又被接到上面的非门，同样的进行分析，就会发现电路中有一个类似于循环的结构，将假设的1给储存了下来。

将假设去除，将非门换成或非门，或非门有两个输入，所以除了刚才的循环，还有两个输入，利用这两个输入，就可以对电路的状态进行输入和控制，电路如右图所示。这样我们就构造了一个触发器。

对于触发器，有些许的不足，由于在电路中随时可能出现毛刺（短时间的电压升高），这些毛刺可能会影响到触发器的状态，改变触发器保存的值。因此，我们在触发器前端加入两个门和时钟信号，来保证只有在特定的时间内才能改变触发器的状态，这就是锁存器。锁存器的电路如下图.

E为时钟信号，R,S为输入端，Q ，Q¯\bar{Q} 为输出端。
下表为锁存器的真值表。

当R 和 S 都为0，时，无论时钟信号如何变化，对于后端都没有影响，因此后半部分储存的值不会变化。
当 S 为 0， R为 1 时，根据对电路的分析，我们对锁存器置 0。
当 S 为 1 ，R 为 0时，对锁存器置 1。
都为 1 时，为禁态。

基于忆阻器的锁存器

volatile and nonvolatile memory.
现在的计算机中，储存设备可以分为上面两种。volatile的意思是易受影响的，也就是当前存储的值容易受到电路状态的影响，比如我们的内存，只要断电就会丢失所有数据。nonvolatile memory 比如 ROM 等，虽然存储的信息不易丢失，但是读取和写入的速度都特别慢。

在介绍锁存器之前，我们先来回顾一下上一篇的忆阻器特性。
忆阻器分为高低两个阻值，分别代表逻辑中的 0 和 1，当忆阻器的正向电压超过一定的值时，忆阻器就会从高阻态变为低阻态，当忆阻器的负向电压的绝对值超过一定的值时，忆阻器就会低阻态变为高阻态。

利用忆阻器对锁存器进行改进，就能做到在断电时，锁存器的输入值能在一个时钟周期内存到忆阻器内。下图为重新设计的锁存器：

图中当正常通电状态下，power down 开关断开，power up 使得Mux选通。此时电路中接通的部分仅仅为 Master 和 Slave（Master对应传统锁存器的输入控制，Slave 对应触发器的部分，见上一部分的图）。

当断电时，Power down 使得开关选通，Power up 使得Mux断开，此时从Master 传来的输入信号就被储存在忆阻器 M 中。

当电源恢复时， Power up信号选择先选择存储的值，进行输出，之后按照传统的方式运行。

bibliography:
1. A memristor-based nonvolatile latch circuit
2. wikipedia
3. baidu