产品特点：

1. 纳米脉冲控制
2. AEC-Q100合格(注1)
3. 最小ON脉冲50 ns (Max)
4. 同步降压DC/DC变换器集成
5. 功率场效应管
6. 软启动功能
7. 电流模式控制
8. Reset功能
9. 轻载模式(LLM)
10. 强制脉冲宽调制(PWM)模式
11. 包括相位补偿
12. 可选开关频率
13. 扩频交换机
14. 外部同步功能
15. 过流保护(OCP)
16. 输入电压下锁定(UVLO)保护
17. 热停机(TSD)保护
18. 输出过电压保护(OVP)
19. 短路保护(SCP)

主要规格

◼ Input Voltage Range: 3.5 V to 40 V
                                  (Initial startup is 4.0 V or more)
◼ Output Voltage Range
                                     BD9P308MUF-C: 0.8 V to 8.5 V
◼ Output Current: 3.0 A (Max)
◼ Switching Frequency:
                                     FREQ_SEL = H 440 kHz (Typ)
                                     FREQ_SEL = L 2.2 MHz (Typ)
◼ Output Voltage Accuracy:
                                    ±1.75 % (-40 °C to +125 °C)
                                    ±1.5 % (-30 °C to +105 °C)
◼ Shutdown Current: 2.1 μA (Typ)
◼ Operating Temperature Range: -40 °C to +125 °C

引脚动能：

Pin	Pin Name	Function
1	VIN	Power supply input pin for the internal circuit. Connect this pin to the PVIN pins.（内部电路的电源输入引脚，将这个引脚连接到PVIN引脚）
2，3	PVIN	Power supply input pins that are used for the output stage of the switching regulator. Connect input ceramic capacitors referring Page 30 between the PGND pins and these pins.（电源输入引脚，用于开关调节器的输出级）
4	NC	This pin is not connected to the chip. Use this as open. If this pin is used other than open and adjacent pins are expected to be shorted, confirm if there is any problem with the actual application.（这个引脚没有连接到芯片上。用这个来打开。如果使用该引脚而不是开脚，相邻引脚预计会短路，请确认实际应用是否有问题。）
5，6	PGND	Ground pins for the output stage of the switching regulator.（开关调节器输出级的接地引脚）
7，8	SW	Switching node pins. These pins are connected to the source of the internal High Side FET and the drain of the internal Low Side FET. Connect the power inductor and the bootstrap capacitor.(交换节点引脚。这些引脚连接到内部高侧场效应管的源和内部低侧场效应管的漏极。连接功率感应器和自举电容器。)
9	BST	Connect a bootstrap capacitor of 0.1 µF (Typ) between this pin and the SW pins. The voltage of this capacitor is the gate drive of the High Side FET.(在这个引脚和SW引脚之间连接一个0.1 μ F (Typ)的自举电容器。这个电容的电压就是高侧场效应晶体管的栅极驱动。)
10	NC	This pin is not connected to the chip. Use this as open. If this pin is used other than open and adjacent pins are expected to be shorted, please confirm if there is any problem with the actual application.(这个引脚没有连接到芯片上。用这个来打开。如果这个引脚不是开脚使用，相邻引脚预计会短路，请确认实际使用是否有问题。)
11	FREQ_SEL	Pin to select switching frequency. Switching frequency is set to 440 kHz (Typ) at high, and 2.2 MHz (Typ) at low. Connect this pin to VREG (High) or GND (Low) and do not switch between high and low during IC operation.(引脚选择开关频率。开关频率高设置为440khz (Typ)，低设置为2.2 MHz (Typ)。将该引脚连接到VREG(高)或GND(低)，在IC工作期间不要在高电平和低电平之间切换。)
12	MODE	Pin to select FPWM (Forced PWM) mode, AUTO (Automatically switched between PWM mode and LLM) mode, or SYNC (Activate synchronization) mode. In case of using FPWM mode, set high. In case of using AUTO mode, set low or open. In case of using SYNC mode, apply a clock to this pin.(引脚选择FPWM(强制PWM)模式，AUTO(自动在PWM模式和LLM之间切换)模式，或SYNC(激活同步)模式。如果使用FPWM模式，设置高。如果使用AUTO模式，请设置low或open。在使用SYNC模式的情况下，应用时钟到这个引脚。)
13	SSCG	Pin to select Spread Spectrum function. Set high to enable Spread Spectrum and set low to disable Spread Spectrum. Connect this pin to VREG (High) or GND (Low).(引脚选择扩频功能。设置“高”为开启“扩频”，“低”为关闭“扩频”。将此引脚连接到VREG(高)或GND(低))
14	RESET	Output reset pin with open drain. Connect a pull-up resistor to the VREG pin or the power supply within the absolute maximum voltage ratings of the RESET pin. Using a 5 kΩ to 100 kΩ resistance is recommended.(带开漏的输出复位引脚。将一个上拉电阻连接到VREG引脚或RESET引脚的绝对最大额定电压范围内的电源。建议使用5 kΩ到100 kΩ的电阻。)
15	GND	Ground pin.
16	VOUT_DIS	This pin discharges the VOUT node. Connect this pin to the VOUT when discharge function is  required.  Otherwise, connect this pin to GND.(这个引脚释放VOUT节点。当需要放电功能时，将此引脚连接到VOUT。否则，将该引脚连接到GND。)
17	VOUT_SNS	Pin to define the clamp voltage of GmAmp2 output and phase compensation. Connect this pin to the output voltage.(引脚来定义GmAmp2输出的钳位电压和相位补偿。把这个引脚接到输出电压上。)
18	FB	Inverting input node of the GmAmp1. This pin is used for OVP, SCP and RESET detection.Connect output voltage divider to this pin to set the output voltage.( 对GmAmp1输入节点求逆。此引脚用于OVP, SCP和 重新检测。将输出分压器连接到此引脚以设置输出 电压 )
19	NC	This pin is not connected to the chip. Use this as open. If this pin is used other than open and adjacent pins are expected to be shorted, confirm if there is any problem with the actual application.（这个引脚没有连接到芯片上。用这个来打开。如果使用该引脚而不是开脚，相邻引脚预计会短路，请确认实际应用是否有问题。）
20	VCC_EX	This pin is power supply input for internal circuit. VREG voltage is supplied from VCC_EX when voltage between 4.8 V (VTEXH, Max) and 5.65 V (VEXOVPL, Min) is  connected to this pin. Connecting this pin to VOUT improves efficiency. In case of not use this function, connect this pin to GND.( 这个引脚是内部电路的电源输入。VREG电压从 当电压在4.8 V (VTEXH, Max)和5.65 V (VEXOVPL, Min)之间时，VCC_EX为 连接到这个引脚。将这个引脚连接到VOUT可以提高效率。以防 如果不使用此功能，请将此引脚连接到GND。 )
21	VREG	Pin to output 5.0 V (Typ) for internal circuit. Connect a ceramic capacitor of 1.0 µF (Typ). Do not connect to any external loads except the FREQ_SEL pin, the MODE pin, the SSCG pin and a pull-up resistor to the RESET pin.(引脚到内部电路输出5.0 V(典型)。连接1.0的陶瓷电容器µF (Typ)。不连接到任何外部负载除了FREQ_SEL引脚，MODE引脚，SSCG引脚和RESET引脚的上拉电阻。)
22	NC	This pin is not connected to the chip. Use this as open. If this pin is used other than open and adjacent pins are expected to be shorted, confirm if there is any problem with the actual application.（这个引脚没有连接到芯片上。用这个来打开。如果使用该引脚而不是开脚，相邻引脚预计会短路，请确认实际应用是否有问题。）
23	EN	Enable pin. Apply low level (0.8 V or lower) to disable device and apply high level (2.0 V or higher) to enable device. This pin must not be left open.( 使能。应用低电平(0.8 V或更低)关闭设备，并应用高电平 电平(2.0 V或更高)来启动设备。这个别针不能开着。 )
24	NC	This pin is not connected to the chip. Use this as open. If this pin is used other than open and adjacent pins are expected to be shorted, confirm if there is any problem with the actual application.（这个引脚没有连接到芯片上。用这个来打开。如果使用该引脚而不是开脚，相邻引脚预计会短路，请确认实际应用是否有问题。）
	EXP-PAD	Exposed pad. The EXP-PAD is connected to the P substrate of the IC. Connect this pad to the internal PCB ground plane using multiple via holes to obtain excellent heat dissipation characteristics.（ 接触垫。EXP-PAD连接到IC的P基板上 该衬垫以PCB内部接地平面采用多个过孔来获取 优良的散热特性。 ）

芯片内部框图

 Description of Blocks
- PreReg
This block is the internal power supply for TSD and VREF circuits.
- VREG
This block is the internal power supply circuit. It outputs 5.0 V (Typ) and is the power supply to the control circuit and Driver.
- TSD
This is the thermal shutdown circuit. It will shut down the device when the junction temperature (Tj) reaches to 175 °C (Typ) or more. When the Tj falls below the TSD threshold with hysteresis of 25 °C (Typ), the circuits are automatically restored to normal operation.
- VREF
The VREF block generates the internal reference voltage.
- POR
The POR block is power on reset for internal logic circuit. The IC releases power on reset and starts operation with soft start when the VIN rises to 3.8 V (Typ) or more.
- UVLO REG
The UVLO block is for under voltage lockout protection. It will shut down the device when the VREG falls to 2.85 V (Typ) 
or less. This protection is released when VREG voltage increase to 2.95 V (Typ) or more.
- MODE
This block detects the MODE pin signal and controls switching mode. When the MODE pin is logic high level or is applied external clock, switching operation becomes forced PWM mode regardless load current. When the MODE pin is open or enable it.
- OVP
This is the output over voltage protection (OVP) circuit. If the feedback voltage becomes 0.860 V (Typ) or more of the normal regulation voltage, VOUT is reduced by forced PWM switching. After feedback voltage falls 0.840 V (Typ) or less, the operation recovers into normal condition.
- SCP
This is the short circuit protection circuit. After soft start is completed, the switching is disabled if the output voltage falls SCP Threshold voltage or less for 0.9 ms (FREQ_SEL = L, Typ)/1.2 ms (FREQ_SEL = H, Typ). This short circuit protection is maintained for 30 ms (FREQ_SEL = L, Typ)/37 ms (FREQ_SEL = H, Typ) and then automatically released.

- Soft Start
This function starts up the output voltage taking 3 ms (FREQ_SEL = L, Typ)/3.75 ms (FREQ_SEL = H, Typ) to prevent the overshoot.
- Clamper1
This block is an error amplifier and its inputs are the reference voltage 0.8 V (Typ) and the FB voltage.

- GmAmp2
This block sends the signal Vc which is composed of the GmAmp1 output and the current sense signal to PWM Comp.
- Clamper1
This block clamps GmAmp1 output voltage and inductor current. It works as the over current protection and LLM control 
current.
- Clamper2
This block clamps GmAmp2 output voltage.
- Current Sense
This block detects the amount of change in inductor current through the Low Side FET and sends a current sense signal 
to GmAmp2.

- PWM Comp
This block compares the output voltage of the GmAmp2 (Vc) and the saw tooth waveform (Vr) to control the switching 
duty. 
- Ramp
This block generates the saw tooth waveform (Vr) from the clock signal generated by OSC.
- Control Logic
This block controls switching operation and protection functions.
- Driver
This circuit drives the gates of the output FETs.
- Sleep Comp
If feedback voltage becomes 0.812 V (Typ) or more, this block puts the device into SLEEP state. This state is released when feedback voltage becomes 0.810 V (Typ) or less.
- ZX Comp
This block stops the switching by detecting reverse current of the SW current at LLM control.
- HOCP Comp
This block detects the current flowing through the High Side FET and limits the current of 6.0 A (Min) or more. This function works in abnormal situation such as the SW pin shorted to GND condition in order to prevent the High Side FET from destruction.
- Reset
When the output/feedback voltage reaches 0.764 V (Typ) or more of the normal regulation voltage, the open drain MOSFET connected to the RESET pin turns off in 3.6 ms (Typ) and the output of the RESET pin becomes high by its external pull-up resistor.When the output/feedback voltage reaches 0.744 V (Typ) or less, the RESET pin open drain MOSFET turns on and the 
RESET pin is pulled down with an impedance of 190 Ω (Typ).
- Discharge
This block discharges the output voltage during EN is low and before VOUT start up. The VOUT_DIS pin is pulled down with an impedance of 75 Ω (Typ).

Absolute Maximum Ratings

Parameter	Symbol	Rating	Unit
Input Voltage	Vvin,Vpvin	-0.3 to +42	V
EN Voltage	VEN	-0.3 to +42	V
BST Voltage	VBST	-0.3 to +49	V
Voltage from SW to BST	VBST	Vsw -0.3 to Vsw +7	V
FB, RESET, MODE, SSCG, FREQ_SEL Voltage	VFB, VRESET, VMODE, VSSCG VFREQ_SEL	-0.3 to +7	V
VOUT_DIS Voltage	VVOUT_DIS	-0.3 to +10	V
VOUT_SNS Voltage	VVOUT_SNS	-0.3 to +10	V
VCC_EX Voltage	VVCC_EX	-0.3 to +7	V
VREG Voltage	VREG	-0.3 to +7	V
Storage Temperature Range	Tstg	-55 to +150	℃
Maximum Junction Temperature	Tjmax	150	℃
uman Body Model (HBM)(Note 1)	VESD_HBM	±2	KV

PCB层叠设置

层叠	铜皮厚度
TOP	70um
Layer1	35um
Layer2	35um
Bottom	70um

• 推荐运行条件

• Parameter	Symbol	Min	Typ	MAX	Unit
  输入电压	VVIN,VPVIN	3.5	-	40	V
  工作温度	Ta	-40	+	125	℃
  输出电压	VOUT	0.8	-	8.5	V
  最小开机时间	t ONMIN	-	-	50	ns
  最小关机时间	t OFFMIN	-	-	100	ns
  输出电流	IOUT	-	-	3	A
  输入电容	CIN	2.3	-	-	uF
  VREG Capacitor	CREG	0.6	1	2	uF
  BST Capacitor	CBST	0.05	0.1	0.2	uF

• 纳米脉冲控制是由ROHM公司开发的原创技术。它能稳定地控制电压在传统技术中，即使在小于50ns的典型工况下，也很难实现。窄SW ON脉冲使高输入电压直接转换为低输出电压。输出电压VOUT 3.3 V可直接从电源电压VIN 24 V在2.2 MHz输出。

• 

  轻负载模式控制和强制PWM模式控制

  BD9P308MUF-C是一种集成功率mosfet的同步DC/DC变换器，实现了高暂态采用电流模式脉冲宽度调制(PWM)模式控制结构。在一个沉重的负荷下，开关操作由PWM模式控制在固定频率进行。当负载较轻时，操作切换为轻负载模式(LLM)控制，以提高效率。

• 

  当输出负载下降到400ma (Typ)以下时，输出电压升高，电源状态变为SLEEP状态当输出电压超过VFB2 (0.812 V, Typ)时。在SLEEP状态下，切换操作停止除了输出电压监控器的监控电路外，通过停止电路运行来减小电路电流。然后,当输出电压比负载电流降低小于VFB3 (0.810 V, Typ)时，开关操作重新启动。如果不需要轻负载模式，则IC通过施加高电压或电流在强制PWM模式下工作外部时钟到MODE引脚。在强制PWM模式下，无论输出负载如何，IC都以固定频率工作并且可以降低输出纹波电压。此外，在软启动时间，IC工作在强制PWM模式不管MODE引脚的情况如何。在检测到RESET高后，IC根据MODE引脚操作条件。

  此外，在AM波段的良好EMI性能可能不是由LLM中的负载条件提供的。为了避免这种情况，请使用强制PWM模式。

• 

  

  EN控制

  设备关闭可以通过EN引脚控制。当VEN达到VENH (2.0 V)或更高时，内部电路为激活。当VOUT_DIS引脚连接到输出电压且EN引脚低时，VOUT_DIS引脚被拉出由RDIS (75 Ω， Typ)电阻降低，并放电输出电压。此放电功能被禁用当VOUT_DIS电压降至VDISL (200mv, Typ)以下或EN引脚变高后通过30ms (Typ)。去激活后，VOUT以软启动方式启动。延迟时间从EN引脚实现无论VOUT_DIS电压如何，VOUT启动变得高。延时时间为tDLY1(500µs, Typ)

  FREQ_SEL引脚为Low，当FREQ_SEL引脚为High时，tDLY2(650µs, Typ)。FREQ_SEL引脚为Low时，软启动时间(VOUT x 0.1 ~ VOUT x 0.9)设置为tSS1 (3.0 ms, Typ)， tSS2 (3.75ms, Typ)当FREQ_SEL引脚是高。当EN电压降到VENL (0.8 V)以下时，设备关闭。当不需要放电功能时，将VOUT_DIS引脚连接到GND。

• 

  外部同步功能

  通过将时钟信号应用到MODE引脚，开关频率可以与外部时钟信号同步。当时钟信号应用于同步频率范围在1.8 MHz和2.5 MHz之间时FREQ_SEL引脚为低，当FREQ_SEL引脚为高且占空范围在25%之间时，为350 kHz和530 kHz和75%，时钟信号的4个上升沿后开始同步模式。并启用该功能VRESET变高后。如果每个上升边之间的持续时间超过0.9µs (Typ)或更大，则FREQ_SEL当FREQ_SEL引脚为高时，同步模式去激活并切换，引脚为低，4.1µs(典型)或更多时操作由内部时钟激活(非同步模式)。扩频功能不能在同步模式下激活。

• 

  VCC_EX 功能

• 该IC具有从VOUT向内部电源VREG供电的功能，提高了效率。当VVCC_EX高于VTEXH (4.60 V, Typ)或更高，VREG由VCC_EX引脚提供。对于VCC_EX引脚与VOUT连接，输出电压作为内部电路和驱动块的电源。为了保护在内部电路中，当VCC_EX电压超过VEXOVPH (6.2 V, Typ)时，通过PWM开关降低VOUT。因此，当输出电压在VTEXH (4.80 V，Max)和VEXOVPL (5.65 V, Min)。当不需要使用VCC_EX功能时，请将VCC_EX引脚与GND连接。使用VCC_EX函数的偏置电流IBIAS可以用下式计算。

• 

  

  

电感L1值的选择

开关调节器中的电感为负载提供连续电流，并起到滤波器的作用以使电流平滑输出电压。每个开关频率的推荐电感值如下所示。

屏蔽型(封闭磁路型)是推荐使用的电感类型。不这样做很重要磁芯在任何情况下都不饱和，因此请确保额定电流的定义是不同的给制造商。请检查感应器在最大环境温度下的额定电流制造商。

输出电容COUT的选择

输出电容是根据前一页方程(a)中要求的ESR选择的。ΔVP-P可以通过使用具有小ESR的电容器来降低。陶瓷电容器是满足这一要求的最佳选择。这不仅是因为它的ESR很小，而且陶瓷电容器还有助于减小应用电路的尺寸。请确认频率从电容器制造商的数据表中了解ESR的特性，并考虑开关的低ESR值使用的频率。必须考虑到陶瓷电容器的电容变化明显根据直流偏置特性。对于陶瓷电容器的额定电压，最大两倍以上通常需要输出电压。通过选择高电压额定值，可以减少直流偏置的影响特征。此外，为了保持良好的温度特性，采用了X7R的特性或者更好的建议。由于大型陶瓷电容器的额定电压较低，因此选择变得困难适用于输出电压高的场合。这种情况下，请连接多个陶瓷电容器。这些电容器额定纹波电流。纹波电流的RMS值可以从下面得到方程且不得超过纹波电流额定值。

接下来，当输出设定电压为3.3 V及以上时，建议输出陶瓷电容COUT为44FREQ_SEL = L时μF (Typ)及以上，FREQ_SEL = h时66 μF (Typ)及以上大于3.3 V时，输出陶瓷电容COUT推荐为下式

在选择电容时，请确保下式中的电容COUT_WORST保持在直流偏置、交流电压、温度、公差等特性。

如果电容低于这个值，就可能发生振荡。当使用电解电容器和导电聚合物混合铝电解电容器，请把它放在除陶瓷电容器以外的地方上面描述的容量。实际上，频率特性的变化在很大程度上受类型和类型的影响所使用部件的条件(温度等)，布线和PCB的布局。请确认稳定性和实际应用中的响应性。请在初始设计中放置允许COUT调整的PCB图案在稳定性和响应性不足的情况下。

另外，对于输出线中电容的总价值COUT(Max)，请选择小于的电容值由下式得到的值:

输出电容COUT的选择继续

如果超过上述限制，VOUT启动后7.9 ms可能会出现启动失败。如果电容值特别大，启动时可能因涌流而触发过流保护防止输出打开。请在实际申请时予以确认。此外，当输入电压和负载电流变化较大时，应根据实际情况选择电容应用程序设置满足所需的规范。

输入电容CIN、CBLK的选择

对于输入电容器，有两种类型的电容器:去耦电容器CIN和散装电容器CBLK。陶瓷电容器的总价值2.3 μ F或更多是必要的去耦电容器CIN纹波噪声减少。如果一个低ESR大电容的电解电容器与去耦电容器并联对于散装电容器，0.5 μ F或以上的陶瓷电容器是去耦电容器所必需的。(然而,降低EMI噪声水平，陶瓷电容器推荐2.3 μ F或更高。)这些电容值包括器件变化、温度特性、直流偏置特性和老化变化必须大于最小值价值。将其中一个陶瓷电容器置于靠近电压开关和电压开关引脚的位置，可以有效地降低开关噪声。电容器的额定电压建议为最大输入电压的1.2倍或2倍以上正常输入电压。此外，当PCB布局或电容器的位置不正确时，IC可能无法正常工作好。

散装电容器可选。散装电容器防止线路电压下降，并作为备份电源以保持输入电压恒定。选用低ESR大电容的电解电容器散装电容器。有必要为每种应用选择最佳的电容值。那样的话，请收下吧注意不要超过电容器的额定纹波电流。

输入纹波电流ICIN(RMS)的RMS值由下式得到:

此外，在汽车和其他要求高可靠性的应用中，建议将电容器连接在并联容纳多个电解电容器，最大限度地减少干燥的机会。对于陶瓷电容器，建议做两个串联+两个并联结构，以降低电容器因短路损坏的风险电路的条件。

当输入端阻抗由于某种原因高时(因为从电源到VIN引脚的接线是长等)，则需要高电容。在实际情况下，需要验证是否存在问题例如IC被关闭，或由于瞬态响应时VIN的变化而导致输出超调。

自举电容的选择

对于Bootstrap电容CBST，请在BST之间尽可能近地连接一个0.1 μF (Typ)陶瓷电容器引脚和西南引脚。

VREG电容器的选择

对于VREG电容CREG，请在VREG引脚和GND之间连接1.0 μF (Typ)陶瓷电容器。

输出电压设定电阻RFB1、RFB2的选择

对于BD9P308MUF-C，输出电压通过输出电压设置电阻RFB1和RFB2来设置。参考GmAmp1的电压设置为0.8 V, IC调节FB电压为0.8 V。输出电压由调整RFB1和RFB2以设置所需的输出电压。如果RFB1和RFB2比较大通过这些电阻的电流很小，在空载时电路电流可以降低。然而，这个阶段由于IC和PCB在FB引脚上的寄生电容，很可能发生位移。因此，结合电阻RFB1//RFB2应设置为100 kΩ或更低。此时，当FREQ_SEL引脚为High时，CFB1应该为High。并联电阻，使RFB1 × CFB1 = 9.0 × ． 如果RFB1//RFB2综合电阻为100 kΩ或则应选择CFB1和CFB2，以满足式(2)，此时CFB1和CFB2的值为选择比CP大得多的47pf或更多的电容器。

频率特性的变化受类型和条件(温度等)的影响很大所使用的部件。请确保相位裕度为45°以上，实际增益裕度为8 dB以上应用程序。如果不能保证，则应选择CFB1和CFB2以满足下式为指导。请将允许CFB1和CFB2在稳定性不足的情况下从初始设计调整的PCB图案响应性。

如果输入输出之间的电压增加，SW的ON时间降低到tONMIN以下，则开关将自动关闭频率降低。为保证稳定的开关频率，输出电压必须满足下式。如果若不满足此方程，则跳过SW脉冲。在这种情况下，开关频率降低，输出电压纹波增大。

如果输入和输出之间的电压降低，SW的接通时间增加，跳过关断时间和开关时间开关频率降低。为了保持开关频率稳定，必须满足以下方程。

作为参考，上图给出了汽车电源线路电路实例。

π型滤波器是一种三阶LC滤波器。一般与去耦电容器配合使用，用于高频。由于可以获得较大的衰减特性，因此作为电磁干扰滤波器也获得了优异的特性。设备用于π型的滤波器应相互靠近放置。TVS(暂态电压抑制器)用于汽车供电线路的初级保护。因为它是必须承受高能量的负载转储浪涌，一般齐纳二极管是不够的。推荐设备为如下表所示。此外，如果电池等电源意外损坏，则需要反向极性保护二极管连接方向相反。

PCB布局设计

在设计PCB布局时，请特别注意以下几点。

1. VIN引脚(引脚1)和PVIN引脚(引脚2和引脚3)的去耦电容器(CIN1)应该放置得最近

在PVIN引脚和PGND引脚(pin5和pin6)处放置0.1 μF的电容

结果最大限度地降低了高频噪声。

2. 器件、输入电容、输出电感和输出电容应放在同一侧

板与各部分的连接应作在同一层上。

3.接地面应与设备安装的表层最接近。

4. GND引脚(引脚15)是参考地，PGND引脚是电源地。这些别针应该是

通过设备背面连接。电力系统接地应与接地平面相连接

使用尽可能多的通孔。

5. 用于VREG的电容应放置在最靠近VREG引脚(引脚21)、GND引脚和PGND引脚的位置。作为

如推荐板布局示例所示，可实现连接距离最短的为通过将用于VREG的电容器放置在最靠近VREG引脚的位置，并在最靠近VREG引脚的位置接线，连接GND引脚和PGND引脚IC的背面。

6. 将Bootstrap电容CBST靠近设备，并将SW引脚(引脚7和引脚8)和BST引脚进行短走线。

7. 为了使开关节点的发射噪声最小化，SW引脚到电感的距离应为尽量短，不扩大铜面积超过必要。

8. 将输出电容放置在电感器和电源接地区域附近。

9. 使反馈线从输出远离电感和开关节点。如果这条线受到外部噪声，输出电压可能发生错误或控制可能变得不稳定。因此,移动将反馈线通过via连接到板的背面层，并连接到VOUT_SNS引脚(引脚17)。当使用VCC_EX函数和输出放电函数，将其连接到VCC_EX(引脚20)和VOUT_DIS针(针18)以及分别。

10. BD9P308MUF-C需要RFB1和RFB2反馈电阻。将RFB1, RFB2靠近FB引脚(引脚18)。

11. RFB0用于测量反馈的频率特性。通过在RFB0中插入一个电阻，频率

可以测量反馈的特性(相位裕度)。RFB0需要短路才能正常使用。

罗姆BD9P308MUF-C----- Nano Pulse Control™ 车载用 3.5V～40V输入 3.0A 单通道降压DC-DC转换器相关推荐

1. 什么是Nano Pulse Control

   罗姆的电源技术一直追求小型化和节能化.Nano系列是采用了模拟技术的一种新型电源技术. Nano电源技术是在ROHM的垂直统合型生产体制下融合了 电路设计.工艺和布局三大模拟技术而实现的技术 Nano ...

2. UAES与罗姆成立“SiC技术联合实验室”并举行启动仪式

   中国汽车行业一级综合性供应商--联合汽车电子有限公司(United Automotive Electronic Systems Co., Ltd. ,以下简称"UAES")与全球知 ...

3. 相约3.8 罗姆EEPROM在线研讨会

   科技的迭代更新速度不断超乎想象,人们也越来越追求数据的可追溯性和安全性,为避免意外情况导致数据丢失,在车载.工业等领域中,数据存储更经常使用安全性较好的EEPROM[带电可擦除可编程只读存储器]. 与 ...

4. 相约3.8！罗.姆EEPROM在线研讨会

   科技的迭代更新速度不断超乎想象,人们也越来越追求数据的可追溯性和安全性,为避免意外情况导致数据丢失,在车载.工业等领域中,数据存储更经常使用安全性较好的EEPROM[带电可擦除可编程只读存储器]. 与 ...

5. 兼容罗姆BD450M5FP-C,BD433M5FP-C,BD750L2FP-C,BD733L2FP-C的高压LDO-芯生美CSM5350BSH,CSM5333BSH

   芯生美电子的45V高压LDO-CSM5350BSH和CSM5333BSH采用TO252-3封装,完美兼容罗姆BD450M5FP-C,BD433M5FP-C,BD750L2FP-C,BD733L2FP- ...

6. 罗姆将参加2022年慕尼黑电子展

   2022年慕尼黑电子展,展示面向未来的电子解决方案 全球知名半导体制造商罗姆将参加于11月15日至18日在德国举办的2022年慕尼黑电子展.该展会是世界顶级电子元器件.系统.应用和解决方案云集的贸易展 ...

7. ameya360资讯：罗姆将参加2022年慕尼黑电子展

   全球知名半导体制造商罗姆将参加于11月15日至18日在德国举办的2022年慕尼黑电子展.该展会是世界顶级电子元器件.系统.应用和解决方案云集的贸易展销会与研讨会.届时,罗姆将在具有未来科技风格的展台( ...

8. 罗姆 | 将参加2022年慕尼黑电子展

   罗姆将参加2022年慕尼黑电子展,展示面向未来的电子解决方案 全球知名半导体制造商罗姆将参加于11月15日至18日在德国举办的2022年慕尼黑电子展.该展会是世界顶级电子元器件.系统.应用和解决方案云 ...

9. ROHM(罗姆)样片申请与经验

   罗姆(ROHM)株式会社是全球知名的半导体厂商之一,总部所在地设在日本京都市,1958年作为小电子零部件生产商在京都起家的罗姆,于1967年和1969年逐步进入了晶体管.二极管领域和IC等半导体领域. ...

最新文章

1. 负载均衡中的服务器健康检查
2. spring IOC 注解@Autowired
3. python2:function
4. 【建议珍藏系列】如果你这样回答「什么是线程安全」，面试官都会对你刮目相看！...
5. 任意两点间的最短路径
6. Python 基础知识学习笔记——NumPy
7. oracle函数应用,oracle函数应用
8. 关于X WindowSystem 、gnome、以及安装vncserver
9. How to Build the Confidence Habit，7 Ways To Start To Value Yourself，Becoming More Me Through Meditat
10. 计算机旅游网站论文,设计一个旅游网站 计算机专业毕业论文.doc
11. PaddleOCR 手写识别模型:标注到训练
12. C++实现24点游戏
13. SATA硬盘分区设置与安装详解
14. 信息搜集工具：Maltego
15. 神话情话(神雕侠侣主题曲)铃声 神话情话(神雕侠侣主题曲)手机...
16. L1-049 天梯赛座位分配
17. 算法开发：将合并后的模型编译成动态库（so文件）提供给qt调用
18. [益智]：3个女儿的年龄
19. MyBatis从删库到跑路
20. Kali下面装goldendict词典的安装和添加词典文件

热门文章

1. Windows7 U盾无法使用解决方法（农行、建行、工行、光大、广发、交行）
2. [ARM入门]瑞萨单片机RA族开发环境搭建
3. 国内电商物流机器人行业亟待解决问题汇总
4. 微信公众号引入使用微信JS-SDK
5. Linux：文件权限管理小案例2：西游记师徒四人叛变记
6. MySQL关键字的执行顺序分析
7. 自动驾驶的“跃渊”时刻
8. Nginx安装rtmp模块及配置
9. oracle aq 应用,Oracle软件在主机平台的应用 - 安全牛课堂 - 领先的信息安全在线教育平台...
10. excel表格一列转多行多列