使用modelsim设计4位全加器，并调出波形图和电路图（详细教程）

OK , Let’s begin
一、仿真
四位全加器的代码如下
add4的代码

module add_4(input[3:0] a,b,output[3:0] sum,output cout,input cin);assign{cout,sum} = a+b+cin;endmodule

adder4_test的代码

module adder_4();wire[3:0] sum;wire cout;reg[3:0] a,b;reg cin;initialbegin#0 a = 4'b0001; b = 4'b1010; cin = 1'b0;#5 a = 4'b0010; b = 4'b1010; cin = 1'b1;#5 a = 4'b0010; b = 4'b1110; cin = 1'b0;#5 a = 4'b0011; b = 4'b1100; cin = 1'b1;#5 a = 4'b0111; b = 4'b1001; cin = 1'b0;#5 a = 4'b0001; b = 4'b1100; cin = 1'b1;#5 a = 4'b0011; b = 4'b1100; cin = 1'b0;#5 a = 4'b0111; b = 4'b1111; cin = 1'b1;#5 $finish;endadd_4 u1(.a(a),.b(b),.cin(cin),.sum(sum),.cout(cout));
endmodule

1、打开modelsim10.4
选择file,选择New --> project

2、文件名可以自定义，这里命名为add
（注意不能用中文）

3、选择create new file，创建一个为add4.v的文件
选择文件类型为Verilog

4、右键添加文件add4_test, 重复上述操作即可

5、双击选中项目，将文章开头的两个代码分别复制到右边的代码框中

6、点击编译

7、编译完成后会显示0错误，0警告
然后就可以进行下一步了

点击Library

8、进行仿真
展开work的组
右键对测试文件add4_test进行仿真

9、将objects下的项目全部选中，拖动到右边wave栏
然后点击仿真

10、点击否

11、波形太小可以点击放大镜

二、嗯，还有电路图
在objects下右键，依次找到Add to --> dataflow --> signals in design，如此便可以调出电路图

三、最后，大功告成
最后的最后，如果文章对你有帮助的话，还请点个赞，观众姥爷的支持将是我更新最大的动力

使用modelsim设计4位全加器，并调出波形图和电路图（详细教程）相关推荐

原理图以及vhdl设计一位全加器
原理图设计以及VHDL设计一位加法器全加器原理全加器真值输出表达式原理图设计法 VHDL设计法代码如下: 全加器是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器.一位全加器 ...
第三次笔记：算术逻辑单元电路基本原理加法器的设计一位全加器串行进位加法器并行进位加法器补码加减运算器无符号整数加减法标志位的生成
文章目录算术逻辑单元逻辑运算一位全加器串行进位加法器并行进位加法器补码加减运算器加法器原理补码加法器原理无符号整数加减法标志位的生成算术逻辑单元算术逻辑单元就是运算器里面的AL ...
一位全加器 VHDL设计与实现
作者:chenjieb520 一．设计目的熟悉Quartus II的VHDL文本设计流程全过程,学习组合电路的设计,仿真和测试. 二．设计内容设计一位全加器,给出程序的设计.软件编译.仿真分析.硬 ...
FPGA（2）--例化语句--1位全加器
文章目录一.实验目的二.实验内容三.实验设计四.实验结果及仿真一.实验目的熟悉元件封装方法,掌握层次化电路设计方法:掌握VHDL例化语句的设计方法. 二.实验内容 1.用VHDL语言设计1 ...
用行为级描述方式实现一个加法器电路（基于ISE的设计）（2输入1位全加器电路）
准备先用行为级描述方式实现一个2输入一位全加器电路由于后面需要使用综合工具进行综合,这里先声明使用的FPGA是Virtex-7系列的: 目的很单纯,就是熟悉一下使用ISE进行FPGA设计的一般流程 ...
一位全加器的设计与实践
认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路半加器的输出表达式为S=A⊕B,C=AB,逻辑电路图如下一位全加器全加器的真值表如下,其中Ain表示被 ...
一位全加器的设计和交通灯控制器EDA
一.实验内容 1)熟悉quartusll开发环境 2)一位全加器的设计和交通灯控制器. FPGA为核心,设计一个交通灯控制器,每个路口都有红.黄.绿三盏灯.该交通信号灯控制器由一条车道A和一条车道B汇 ...
在Verilog语言中，使用门级建模设计一个由1位全加器组成的4位全加器
4位全加器的门级建模 Verilog语言的层级在Verilog硬件描述语言中,我们可以分许多层次对电路进行描述,每一层都有自己的特点.层次分为开关级.门级.数据流级.行为级.我们不能说必须使用哪一种 ...
FPGA实现1位全加器设计
文章目录一.基础知识 1. 半加器 2. 全加器二.原理图实现1位全加器三.Verilog实现1位全加器四.参考

使用modelsim设计4位全加器，并调出波形图和电路图（详细教程）

使用modelsim设计4位全加器，并调出波形图和电路图（详细教程）相关推荐

最新文章

热门文章