基于FPGA的4位减法器设计及仿真代码

1. 设计要求：

　　设计一个4位减法器，采用结构化设计。该设计名为sub_4bit，其顶层设计如下图所示，有三个输入量：被减数x[3:0]，减数y[3:0]，低位向本位的借位bin；有两个输出量本位差dif[3:0]，本位向高位的借位bout。数学表达式为：(x + bout) – y – bin = diff

2. 设计实现

　　4位减法器由四个全减器构成，1位全减器由两个半减器和1个或门构成，如下图所示。

（1）半减器：

　　半减器用于计算两个二进制数x和y的剑法，输出结果d和向高位的借位bo，没有考虑低位向本位的借位。

（2）全减器

　　全加器有三个输入量：被减数Ai，减数Bi，低位向本位的借位Ci-1；有两个输出量本位差Si，本位向高位的借位Ci。其真值表如下所示：

基于FPGA的4位减法器设计及仿真代码相关推荐

FPGA零基础学习：基于FPGA的二进制转BCD设计（附代码）
FPGA零基础学习:基于FPGA的二进制转BCD设计(附代码) 本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的"傻瓜式"讲 ...
msk调制 vhdl_基于FPGA的MSK调制解调器的设计与仿真
论文编号:JD1172 论文字数:10913,页数:35 附任务书,开题报告,文献综述,外文翻译,中期检查毕业设计说明书(论文)中文摘要本文根据数字信号MSK调制和解调的工作原理,采用模块化设 ...
基于FPGA的双极性DDS设计与仿真
目录 DDS端口图输出频率计算 MATLAB产生mif文件仿真结果程序源码 DDS端口图 DDS的基本原理是将信号数据存入ROM当中,通过寻址将数据取出并输出. ROM可以调用IP核,将数据生成 ...
基于FPGA的SPI FLASH控制器设计
1.SPI FLASH的基本特征本文实现用FPGA来设计SPI FLASH,FLASH型号为W25Q128BV.支持3种通信方式,SPI.Dual SPI和Quad SPI.FLASH的存储单元无法 ...
基于51单片机的简易减法器设计制作
基于C51单片机的简易减法器设计制作 51单片机可实现很多功能,今天笔者介绍一种使用C51编写程序,通过4*4矩阵键盘和8位共阴数码管实现的简易减法器.矩阵键盘以及数码管的原理图如下: (1)4*4矩 ...
基于FPGA的遥控数字时钟设计
基于FPGA的遥控数字时钟设计报告 Author:张宏宇摘要数字时钟是一种通过数字显示时间的计时装置,本次项目采用Cyclone Ⅳ系列芯片,使用QuartusII开发环境,使用Ver ...
基于FPGA的VGA/LCD显示控制器设计（中）
今天给大侠带来基于FPGA的VGA/LCD显示控制器设计,由于篇幅较长,分三篇.今天带来第二篇,中篇,VGA 显示原理以及VGA/LCD 显示控制器的基本框架,话不多说,上货. 之前也有图像处理以及V ...
基于FPGA的智力抢答器设计
配套FPGA开发板(含该设计的工程代码):https://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-4676525296.4.6e8950ed57YPh ...
基于 FPGA Vivado 的数字钟设计（附源工程）
今天给大侠带来基于 FPGA Vivado 的数字钟设计,开发板实现使用的是Digilent basys 3,如有想要入手 basys 3 开发板的,可以联系牛总:18511371833.话不多说,上 ...

基于FPGA的4位减法器设计及仿真代码

基于FPGA的4位减法器设计及仿真代码相关推荐

最新文章

热门文章