71、什么叫做OTP片(OTP（一次性可编程）)、掩膜片，两者的区别何在？

OTP与掩膜 OTP是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而OTP型单片机价格不断下降，使得近年来直接使用OTP完成最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来，OTP型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在系统编程技术(In System Programming)。未编程的OTP芯片可采用裸片Bonding技术或表面贴技术，先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、时钟线等对单片机编程。解决了批量写OTP 芯片时容易出现的芯片与写入器接触不好的问题。使OTP的裸片得以广泛使用，降低了产品的成本。编程线与I/O线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有ISP功能的OTP。

72、描述你对集成电路设计流程的认识。

请参考这篇回答：

温戈：数字IC设计流程介绍​zhuanlan.zhihu.com

73、描述你对集成电路工艺的认识。（仕兰微面试题目）

工艺分类：TTL，CMOS两种比较流行，TTL速度快功耗高，CMOS速度慢功耗低。

集成电路的工艺主要是指CMOS电路的制造工艺，主要分为以下几个步骤：衬底准备-氧化、光刻-扩散和离子注入-淀积-刻蚀-平面化。

74、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。

1、输入A=1表示投5分钱，B=1表示投10分钱，输出Y=1表示给饮料，Z=1表示找零

2、确定状态数，没投币之前S0，投入了5分S1

75、画出可以检测10010串的状态图,并verilog实现之。

1、输入data，1和0两种情况，输出Y=1表示连续输入了10010

2、确定状态数没输入之前S0，输入一个0到了S1,10为S2,010为S3,0010为S4

76、给出单管DRAM的原理图

77、画出DFF的结构图,用verilog实现之。

moduledff(clk,d,qout);

input clk,d;

output qout;

reg qout;

always@(posedgeclk)

begin

if(!reset)

qout<=0;

else

qout<=d;

end

endmodule

78、分别写出IC设计前端到后端的流程和eda工具。

逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真)-预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取--SDF文件--后仿真--静态时序分析--测试向量生成--工艺设计与生产--芯片测试--芯片应用，在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修改，再仿真，再综合，再验证，一般都要反复好几次才能最后送去foundry厂流片。

79、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.

综合-布局布线-时序仿真-时序分析简单说来，一颗芯片的诞生可以分成设计和制造。当设计结束的时候，设计方会把设计数据送给制造方。tapeout 是集成电路设计中一个重要的阶段性成果，是值得庆祝的。庆祝之后，就是等待，等待制造完的芯片回来做检测，看是不是符合设计要求，是否有什么严重的问题等等。In electronics,tape-out is the name of the final stage of the design of an integrated circuitsuch as a microprocessor; the point at which the description of a circuit issent for manufacture.

80、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？

自动布局布线其基本流程如下：

1、读入网表，跟foundry提供的标准单元库和Pad库以及宏模块库进行映射；
2、整体布局，规定了芯片的大致面积和管脚位置以及宏单元位置等粗略的信息；
3、读入时序约束文件，设置好timing setup菜单，为后面进行时序驱动的布局布线做准备；
4、详细布局，力求使后面布线能顺利满足布线布通率100%的要求和时序的要求；
5、时钟树综合，为了降低clock skew而产生由许多buffer单元组成的“时钟树”；
6、布线，先对电源线和时钟信号布线，然后对信号线布线，目标是最大程度地满足时序；
7、为满足design rule从而foundry能成功制造出该芯片而做的修补工作，如填充一些dummy等。常用的工具有Synopsys的ASTRO，Cadence的SE，ISE，Quartus II也可实现布局布线。