vivado dds IP核笔记

DDS IP核在vivado提供的GUI界面中，可以选择三种配置：
Phase Generator and SIN/COS LUT (DDS)
SIN/COS LUT only,
Phase Generator
这里记录一下DDS 的Phase Generator and SIN/COS LUT (DDS)与SIN/COS LUT only模式。
Phase Generator and SIN/COS LUT (DDS)：
在IP核内部集成好相位累加器与sin/cos模块，只需要在GUI中配置好需要生成的频率即可，可选择单独输出sin,或cos,也可以两个曲线正交输出。
SIN/COS LUT only模式：
例化的IP核只有一个sin/cos模块，需要外部不断的输入累加的相位

输出频率计算：

Standard Mode of Operation
输出频率fout,
系统时钟fclk,
相位累加量Δθ
Bθn 相位位宽，
Rasterized Mode of Operation
频率分辨率：
对于标准模式频率分辨率计算公式为：

always @ (posedge clk or posedge rst)
beginif (rst)phase_data <= 16'd0;elsephase_data <= phase_data + fre_word;
enddds_compiler_0 dds_i (.aclk(clk),                                // input wire aclk.aclken(1'b1),                            // input wire aclken.s_axis_phase_tvalid(1'b1),  // input wire s_axis_phase_tvalid.s_axis_phase_tdata(phase_data),    // input wire [15 : 0] s_axis_phase_tdata.m_axis_data_tvalid(),    // output wire m_axis_data_tvalid.m_axis_data_tdata(t_data)      // output wire [31 : 0] m_axis_data_tdata
);

最后有几点还没有搞明白，
在Implementation Tab 栏中
Phase Increment Programmability: Selects the means by which the PINC value is set.
° Fixed: PINC is fixed at generation time and cannot be changed at run-time. Fixed requires minimal resource.
° Programmable: PINC value can be changed at run-time using the CONFIG channel. This is recommended when the DDS frequency is to change between modes of operation.
° Streaming: PINC value is taken directly from the input PHASE channel. This is recommended when the PINC value has to change often, or for example when frequency modulation is required.
对于需要改变频率的使用还没有搞明白，暂时先使用手动相位累加器来实现吧

-------------------------7/27更新-------------------------
在使用Streaming模式配置生成调频信号时，如果输出的信号频率需要变化那么s_axis_phase_tvalid,要高有效s_axis_phase_tdata换算成输出频率的公式如下：重要的事情说三遍
重要的事情说三遍
重要的事情说三遍：注意在s_axis_phase_tdata发生变化时需要对IP核进行复位（arestn），不然无法产生调频信号。

vivado dds IP核笔记相关推荐

基于vivado DDS ip核的DDS信号发生器（可调频调相）
基于Vivado DDS ip核的DDS信号发生器: 在Vivado软件中调出DDS ip核进行设置,很多参数可以参考xilinx官方手册,比较重要的是System Clock系统时钟和Phase W ...
Vivado DDS IP核使用、仿真、多相处理和相关计算验证
第一次学,查询了很多CSDN网页,也问了组里的技术专家,得到了很多指导.把我的个人学习笔记在这里保存记录分享,如果有问题欢迎大家批评指正.也欢迎大家点赞评论收藏,一起进步! 1 DDS IP核的配置 ...
xilinx DDS ip 核测试使用
参考博客:数字信号处理(一):Xilinx Vivado DDS IP核设计实例 DDS ip 0设置方法,其他默认设置. DDS 1 设置情况,其他默认设置. 频率控制字: 主程序: `times ...
Xilinx vivado 常用IP核使用
目录 1. Accumulator 12.0 2. Aurora 8B10B 11.1 3. Clocking Wizard 3.1. 时钟资源 4. Divider Generator 5.1 5. ...
浅谈DDS IP核之频率控制字与相位控制字
1.概述本文是用于记录vivado中DDS IP核输出任意频率,与任意相位的关键点,即频率控制字与相位控制字的设置. 2.参考文档 <pg141-dds-compiler> <基于 ...
FPGA设计中，Vivado 调用IP核详细操作步骤
FPGA设计中,Vivado 调用IP核详细操作步骤今天给大侠带来了FPGA设计中,Vivado 调用IP核详细操作步骤,话不多说,手把手教学,请往下看. 首先咱们来了解一下vivado的IP核,I ...
【FPGA】十二、Vivado DDS IP核实现扫频信号
文章目录前言一.DDS IP核概述二.DDS IP核配置三.调用DDS IP核总结前言在我前面的工程中,都是一些比较通用的设计工程,没有用到哪一家的IP核,所以代码具有很好的移植性:今天 ...
vivado调用IP核详细介绍
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江湖,在"闯荡江湖"."行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢. ...
Vivado FIFO IP核接口信号介绍
1.1 Vivado FIFO IP核接口信号介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado FIFO IP核接口信号介绍: 5)结束语. 1.1.2 ...

vivado dds IP核笔记

vivado dds IP核笔记

vivado dds IP核笔记相关推荐

最新文章

热门文章