verilog系统任务之$random

这个系统函数提供了一个产生随机数的手段，当函数被调用时返回一个32位的随机数。它是一个带符号的整形数。

$random的一般用法：

$random%b，其中b>0。它给出了一个范围在（-b+1）到（b-1）的随机数。

例如：

reg[23:0]rand;

rand = $random%60;

上述例子是产生-59-59之间的随机数；

reg[23:0]rand;

rand = {$random}%60;

上述例子是产生0-59之间的随机数；

module random_pulse(dout);
output reg[9:0] dout;
integer delay1,delay2,k;
initial
begin#10 dout = 0;for(k=0;k<100;k=k+1)begindelay1 = 20*({$random}%6);//delay1的范围0-100delay2 = 20*(1+{$random}%3)//delay2的范围20-60#delay1 dout = 1<<({$random}%10);//dout的0-9位中随机出现1，并且出现的时间在0-100ns间变化#delay dout = 0;//脉冲宽度在20-69间变化end
endendmodule

verilog系统任务之$random相关推荐

System verilog随机系统函数$random使用方法
1.1 System verilog随机系统函数$random使用方法 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)System verilog随机系统函数$rand ...
Verilog初级教程（11）Verilog中的initial块
文章目录前言正文语法格式 initial块是用来干什么的? initial块何时开始又何时结束? 一个模块中允许有多少个initial块? 参考资料写在最后前言仿真中通常会依次执行一组Ve ...
Verilog——多路选择器逻辑设计
二选一逻辑模块fn_sw功能: 当sel为0时y是a和b的与:当sel为1时y是a和b的异或. Verilog代码: 使用assign语句块实现二选一功能 module fn_sw(a,b,sel, ...
Verilog ACC 子程序
功能特性 ACC 子程序主要完成的功能有: 从内部数据结构中读取特定对象的相关信息把特定对象的相关信息写入内部数据结构中 ACC 子程序可操作的对象类型有: 模块实例.模块端口.模块的端到端的路径以 ...
Verilog学习笔记——入门
Verilog学习笔记 01 基本逻辑门代码设计与仿真 Veriog基本逻辑门代码结构--以一位反相器为例 ModelSim仿真基本流程 02 组合逻辑代码设计与仿真--多路选择器二选一逻辑--as ...
Verilog如何编写一个基础的Testbench
本文将讲述如何使用Verilog 编写一个基础的测试脚本(testbench). 在考虑一些关键概念之前,先来看看testbench的架构是什么样的.架构包括建模时间.initial块(initial ...
常用数字设计仿真工具(QuestaSim,VCS,IUS,Verdi等)使用入门
目录 1. 前言 2. QuestaSim基本使用方法 2.1 命令行编译 2.2 命令行运行 2.3 启动GUI进行仿真 2.4 从GUI中进行编译运行 2.5 dump波形 2.6 指定随机种子 ...
linux环境下vcs+verdi/Questa软件的使用
文章目录前言一.vcs编译过程二.vcs常用指令 1.常用 (1)编译文件 (2)debug选项 (3)目录 (4)使用verdi时需要在vcs里面添加的编译选项 (5)仿真选项(加在sim里面 ...
FPGA的设计艺术（17）如何搭建一个简易的逻辑测试平台？
前言提到FPGA逻辑的仿真,一般指的是行为仿真或者功能仿真,还有人会称为前仿,不包含时间延迟信息,只验证逻辑功能.对于小模块的仿真,需要写一个测试文件,英文是testbench,即测试平台.在tes ...

verilog系统任务之$random

verilog系统任务之$random相关推荐

最新文章

热门文章