STM32学习笔记（三时钟系统 1 时钟系统精讲）

一、晶体振荡器

石英晶体的特性，如果在晶片 某轴向上施加压力时，相应施力的方向会产生一定的电位。

相反的，在晶体的某些轴向施加电场时，会使晶体产生机械变形。

如果在石英晶片上加上交变电压，晶体就会产生机械振动，机械形变振动又会产生交变电场，尽管这种交变电场的电压极其微弱，但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率（与切割后的晶片尺寸有关，晶体愈薄，切割难度越大，谐振频率越高）相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。

晶体振荡器用于产生所有内部操作同步所需的时钟脉冲

晶体振荡器，其作用在于产生原始时钟频率，这个频率经过频率发生器的放大或缩小后就成了电脑中各种不同的总线频率。它能够产生中央处理器（CPU）执行指令所必须的时钟频率信号，CPU一切指令的执行都是建立在这个基础上的，时钟信频率越高，通常CPU的运行速度也就越快。

**时钟系统是 CPU 的脉搏，就像人的心跳一样，时钟的存在是为了让工作不出现紊乱。**所以时钟系统的重要性就不言而喻了。 STM32 的时钟系统比较复杂，不像简单的 51 单片机一个系统时钟就可以解决一切。于是有人要问，采用一个系统时钟不是很简单吗？为什么 STM32 要有多个时钟源呢？因为首先STM32 本身非常复杂，外设非常的多，但是并不是所有外设都需要系统时钟这么高的频率，比如看门狗以及 RTC 只需要几十 k 的时钟即可。同一个电路，时钟越快功耗越大，同时抗电磁干扰能力也会越弱，所以对于较为复杂的 MCU 一般都是采取多时钟源的方法来解决这些问题。

晶振的常见频率、电脑周边配件晶振频率及常用消费类电子产品晶振频率

使能时钟

使能就是打开时钟，让晶体震动，并且晶体从打开到震动稳定需要一段时间，稳定后称为 使能就绪。
任何一个外设在使用之前，必须首先使能相应的时钟。

“ARM的芯片、STM32、LPC1XXX，外设通常都是给了时钟后才能设置它的寄存器（即才能使用这个外设）。这么做的目的是为了省电，使用了所谓时钟门控的技术。
触发器的赋值是一定需要时钟的，而寄存器的时钟是由总线时钟提供的，就是说没有总线时钟的话，你给寄存器值它是不会读入的。换句话说，只有送来了时钟，触发器才能被改写值，这样寄存器才会工作，其他不使用的地方不开启时钟，寄存器不会工作，就能达到省电的目的。

二、时钟源介绍

在 STM32 中，有五个时钟源，为 HSI、HSE、LSI、LSE、PLL（ H开头高速，L开头低速，I 内部 in，E 是外部 exterior）

HSI 高速内部时钟

RC 振荡器，频率为 8MHz。

HSE 高速外部时钟

可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为
4MHz~16MHz。开发板接的是 8M 的晶振（8百万Hz）。

LSI 低速内部时钟

RC 振荡器，频率为 40kHz。独立看门狗的时钟源只能是 LSI，同时 LSI 还可以作为 RTC 的时钟源。

LSE 低速外部时钟

接频率为 32.768kHz 的石英晶体。这个主要是 RTC 的时钟源。

PLL 锁相环倍频输出

（phase 相、位 locked loop），其时钟输入源可选择为 HSI/2、HSE 或者 HSE/2。倍频可选择为2~16 倍(共15种选择)但是其输出频率最大不得超过 72MHz。

SYSCLK 系统时钟

可来自三个时钟源：
HSI
HSE
PLL

几个重要的时钟

SYSCLK 系统时钟
AHB总线时钟
APB1总线时钟（低速）最高36MHz
APB1总线时钟（高速）最高72MHz
PLL时钟
参考链接

A. MCO 是 STM32 的一个时钟输出 IO(PA8)，它可以选择一个时钟信号输出，可以
选择为 PLL 输出的 2 分频、HSI、HSE、或者系统时钟。这个时钟可以用来给外
部其他系统提供时钟源。
B. 这里是 RTC 时钟源，从图上可以看出，RTC 的时钟源可以选择 LSI，LSE，以及
HSE 的 128 分频。
C. 从图中可以看出 C 处 USB 的时钟是来自 PLL 时钟源。STM32 中有一个全速功能
的 USB 模块，其串行接口引擎需要一个频率为 48MHz 的时钟源。该时钟源只能
从 PLL 输出端获取，可以选择为 1.5 分频或者 1 分频，也就是，当需要使用 USB
模块时，PLL 必须使能，并且时钟频率配置为 48MHz 或 72MHz。
D. D 处就是 STM32 的系统时钟 SYSCLK，它是供 STM32 中绝大部分部件工作的时
钟源。系统时钟可选择为 PLL 输出、HSI 或者 HSE。系统时钟最大频率为 72MHz，
当然你也可以超频，不过一般情况为了系统稳定性是没有必要冒风险去超频的。
E. 这里的 E 处是指其他所有外设了。从时钟图上可以看出，其他所有外设的时钟最
终来源都是 SYSCLK。SYSCLK 通过 AHB 分频器分频后送给各模块使用。这些
模块包括：
①、AHB 总线、内核、内存和 DMA 使用的 HCLK 时钟。
②、通过 8 分频后送给 Cortex 的系统定时器时钟，也就是 systick 了。
③、直接送给 Cortex 的空闲运行时钟 FCLK。
④、送给 APB1 分频器。APB1 分频器输出一路供 APB1 外设使用(PCLK1，最大
频率 36MHz)，另一路送给定时器(Timer)2、3、4 倍频器使用。
⑤、送给 APB2 分频器。APB2 分频器分频输出一路供 APB2 外设使用(PCLK2，
最大频率 72MHz)，另一路送给定时器(Timer)1 倍频器使用。

其中需要理解的是 APB1 和 APB2 的区别，APB1 上面连接的是低速外设，包括电源接口、
备份接口、CAN、USB、I2C1、I2C2、UART2、UART3 等等，APB2 上面连接的是高速外设包
括 UART1、SPI1、Timer1、ADC1、ADC2、所有普通 IO 口(PA~PE)、第二功能 IO 口等。居宁
老师的《稀里糊涂玩 STM32》资料里面教大家的记忆方法是 2>1， APB2 下面所挂的外设的时
钟要比 APB1 的高
在以上的时钟输出中，有很多是带使能控制的，例如 AHB 总线时钟、内核时钟、各种 APB1
外设、APB2 外设等等。当需要使用某模块时，记得一定要先使能对应的时钟。后面我们讲解
实例的时候回讲解到时钟使能的方法。
STM32 时钟系统的配置除了初始化的时候在 system_stm32f10x.c 中的 SystemInit()函数中
外，其他的配置主要在 stm32f10x_rcc.c 文件中，里面有很多时钟设置函数，大家可以打开这个
文件浏览一下，基本上看看函数的名称就知道这个函数的作用。在大家设置时钟的时候，一定
要仔细参考 STM32 的时钟图，做到心中有数。

这里需要指明一下，对于系统时钟，默认情况
下是在 SystemInit 函数的 SetSysClock()函数中间判断的，而设置是通过宏定义设置的。我们可
以看看 SetSysClock()函数体：
static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
SetSysClockTo56();
#elif defined SYSCLK_FREQ_72MHz
SetSysClockTo72();
#endif
}
这段代码非常简单，就是判断系统宏定义的时钟是多少，然后设置相应值。我们系统默认宏定
义是 72MHz:
#define SYSCLK_FREQ_72MHz 72000000
如果你要设置为 36MHz，只需要注释掉上面代码，然后加入下面代码即可：
#define SYSCLK_FREQ_36MHz 36000000
同时还要注意的是，当我们设置好系统时钟后，可以通过变量 SystemCoreClock 获取系统时钟
值，如果系统是 72M 时钟，那么 SystemCoreClock=72000000。这是在 system_stm32f10x.c 文件
中设置的：
#ifdef SYSCLK_FREQ_HSE
uint32_t SystemCoreClock = SYSCLK_FREQ_HSE;
#elif defined SYSCLK_FREQ_36MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_36MHz;
#elif defined SYSCLK_FREQ_48MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_48MHz;
#elif defined SYSCLK_FREQ_56MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_56MHz;
#elif defined SYSCLK_FREQ_72MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_72MHz;
#else
uint32_t SystemCoreClock = HSI_VALUE;
#endif
这里总结一下 SystemInit()函数中设置的系统时钟大小：
SYSCLK（系统时钟） =72MHz
AHB 总线时钟(使用 SYSCLK) =72MHz
APB1 总线时钟(PCLK1) =36MHz
APB2 总线时钟(PCLK2) =72MHz
PLL 时钟 =72MHz
SystemInit()函数中设置的系统时钟大小：
SYSCLK（系统时钟） =72MHz
AHB 总线时钟(使用 SYSCLK) =72MHz
APB1 总线时钟(PCLK1) =36MHz
APB2 总线时钟(PCLK2) =72MHz
PLL 时钟 =72MHz

常用寄存器

时钟配置的几个参数