Xilinx FPGA DDR3设计（二）时钟介绍

2024-05-16 08:50:06

引言：本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。

1.DDR3芯片时钟、位宽和数据带宽

以MT41K256M16RH-125为例，DDR3关键时序参数如图1所示。

1.1 DDR3芯片 I/O接口时钟

DDR3器件尾缀-1.25表示器件工作时钟周期为1.25ns，DDR3最大时钟CK/CK#=1/1.25ns=800MHz。

图1、DDR3关键时序参数

1.2 DDR3芯片位宽

图2中所示，芯片MT41K256M16RH-125配置为256M×16表示DDR3芯片位宽16bit。如若FPGA外挂2片该DDR3芯片，则位宽扩展为2*16bbit=32bit。

图2、DDR3芯片型号释义

1.3 DDR3芯片数据带宽

图1中，以DDR3 I/O最大时钟CK/CK#=800MHz计算，DDR3在时钟双沿传输数据，因此，数据速率=2*800M*16bit/s=1600MT*16=25600Mbit/s=3.125GB/s。

2.FPGA I/O支持DDR3速率

根据ZYNQ-7000器件手册，表1给出了ZYNQ-7000支持的DDR3速率。

表1、FPGA I/O支持DDR3外设最大接口数据速率

表1中，DDR3 IP运行最大1866Mb/s速率时，Vccaux_io供电电压需要提供2.0V电压，且需要连接至HP类型bank。

3.FPGA DDR3 IP核时钟

3.1 FPGA DDR3 MIG IP核时钟架构

图3、DDR3 MIG IP核时钟架构

图3中所示，CLKREFP/CLKREFN为IP核参考时钟，用于配置IP核延迟MMCM模块；SYSCLKP/SYSCLKN为IP核输入时钟，用于PLL产生读写路径各个工作时钟。

3.2 FPGA DDR3 MIG IP核时钟配置

3.2.1 Clock Period时钟

Clock Period时钟参数为DDR3 I/O接口CK/CK#时钟，该时钟不能超过DDR3芯片和FPGA支持DDR3最大时钟。

图4、Clock Period时钟

3.2.2 ui_clk时钟

ui_clk时钟为DDR3 IP核应用接口用户时钟，用于实现用户接口控制及数据同步时钟。如图4所示，PHY to Controller Clock Ratio比例为4:1，则ui_clk=Clock Period/4 = 800MHz/4=200MHz。

3.2.3 Input Clock Period时钟

图5、Input Clock Period时钟

该时钟为图3中DDR3 IP核SYSCLKP/SYSCLKN时钟。

3.2.4 Reference Clock时钟

图6中System Clock时钟即图5中所配置时钟；图6中Reference Clock时钟为延迟参考时钟输入时钟，可以选择单独输入或者System Clock。

图6、System Clock&Reference Clock时钟

FPGA项目实战圈来啦（限时优惠）！

Xilinx FPGA DDR3设计（二）时钟介绍相关推荐

Xilinx FPGA DDR3设计（一）DDR3基础扫盲
引言:本文我们介绍下DDR3的基础知识,涉及DDR3管脚信号.容量计算.重要参数介绍内容. 01.DDR3 SDRAM概述 DDR3 SDRAM 全称double-data-rate 3 synchr ...
Xilinx FPGA内部资源之时钟篇1
以下时钟介绍以Virtex5系列芯片作为参考芯片从时钟的角度可以将Xilinx FPGA划分为若干个时钟域(Clock Region),不同的FPGA芯片具有不同数量的时钟域,XC5VLX30有8个 ...
XILINX FPGA VAVADO设计要点
XILINX FPGA VAVADO设计要点一.Timing constraints 分离LOC约束与timing 约束 1.[使用多个XDC约束文件]使用单个约束文件看起来是方便的,但是在设计变得 ...
【Xilinx DDR3】Xilinx FPGA DDR3深度介绍
从SDRAM到DDR3 SDRAM:(Dynchronous Dynamic Random Access Memory)同步动态随机存储器同步时至其始终频率与CPU前端总线的系统时钟频率相同,并且内 ...
Xilinx FPGA平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
干货来了,用DDR搬砖,只需要会用IP就好,Xilinx官方YYDS! ---------------------------------------------------------------- ...
Xilinx FPGA平台DDR3设计保姆式教程（1）DDR3基础简介
如果我们只是拿来用ddr搬砖,那么它就简单,知道IP怎么使用就好,但是要想知其所以然,理论知识是必备的,这也是我们初学者所欠缺的东西,慢慢修炼吧! 汇总篇: Xilinx平台DDR3设计保姆式教程(汇 ...
简谈 Xilinx FPGA 原理及结构
FPGA是在PAL.PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件.它是ASIC领域中的一种半定制电路,既解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点. ...
（28）XIlinx FPGA 原语简介（FPGA不积跬步101）
1 引言原语,即primitive.笔者主要从事Xilinx FPGA开发,这里只介绍XIlinx FPGA原语.使用原语的好处,可以直接例化使用,不用定制IP:项目开发中经常用到和IO有关的原语. ...
Xilinx FPGA平台GTX简易使用教程（二）GTX时钟篇
时钟就是脉搏,能否工作全靠它! 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录一.参考时钟 1.1 收发测试能跑起来的基本参考时钟设置 1.2 继续了解时钟,走着 1.3 单 ...

最新文章

热门文章