Xilinx FPGA DDR3设计（一）DDR3基础扫盲
引言：本文我们介绍下DDR3的基础知识，涉及DDR3管脚信号、容量计算、重要参数介绍内容。
01.DDR3 SDRAM概述
DDR3 SDRAM 全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。双倍速率（double-data-rate），是指时钟的上升沿和下降沿都发生数据传输；同步，是指DDR3数据的读取写入是按时钟同步的；动态，是指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据；随机，是指可以随机操作任一地址的数据。
以镁光MT41K256M16RH-107为例（以下介绍均以此芯片为例），该芯片容量为512GB（4Gbit），器件内部功能模块组成如图1所示。
图1、256M×16功能框图
02.DDR3 SDRAM管脚介绍
图2、×16芯片FBGA封装管脚分布
由图1和2图所示，DDR3管脚根据不同的功能可以分为：数据组、地址组、控制组和电源组四大类型。
2.1 数据组：DQ[15:0]、UDQS/UDQS#、LDQS/LDQS#、UDM、LDM。
DQ[15:0]：双向信号，16位数据总线；
UDQS/UDQS#、LDQS/LDQS#：双向信号，数据选通信号，用于数据同步；
UDM、LDM：数据屏蔽信号。
2.2 地址组：BA[2:0]、A[14:0]。
BA[2:0]：Bank地址信号；
A[14:0]：地址总线。
2.3 控制组：CK/CK#、CKE、CS#、RAS#、CAS#、WE#、RESET#、ODT、 ZQ#
CK/CK#：时钟信号，双沿采样DQ数据；
CKE：时钟使能信号；
CS#：DDR3片选信号，低有效；
RAS#：行选通信号；
CAS#：列选通信号；
WE#：写使能信号；
ODT：片上终端使能信号。DDR3芯片数据组是有片上端接的，无需外部端接，而控制信号和地址信号为保证信号完整性需要端接匹配；
ZQ：校准管脚，下拉240Ω电阻到VSSQ。
2.4 电源组：
VDD：电源电压，1.5V±5%；
VDDQ：DQ供电，1.5V±5%；
VREFCA：控制、命令和地址参考电压，电压为VDD/2；
VREFDQ：数据参考电压，电压为VDD/2；
03.DDR3 寻址及容量计算
3.1 DDR3数据寻址
图3、DDR存储阵列示意
如图3所示，DDR3的内部是一个存储阵列，类似一张二维表格，数据读写操作即对这个阵列进行操作。所谓寻址就是操作指定表格单元（图中黄色单元格）所需的步骤，即读写某个表格单元，需要先指定一个行（Row），再指定一个列（Column）。这个表格通常称为逻辑Bank，一个DDR3有多个Bank组成。
3.2 容量计算
以镁光MT41K256M16RH-107为例。
图4、DDR3地址组成
由图4可以，Row address = 15bit，Column address = 10bit，Bank address = 3bit，则器件总存储单元为：
2^15×2^10×2^3 = 2^28= 256M单元格，每个单元格为16bit，总计容量为：256M×16bit = 512MB（4Gbit）。
04.DDR3 关键参数解析
DDR3器件手册给出了非常详尽的参数介绍，里面有几个非常重要的参数下面来介绍一下。
4.1 突发传输及突发长度
图5、非连续突发读操作
突发是指在同一行中相邻的存储单元连续进行数据传输的方式。如图5所示，突发长度BL=8，即送出一次读命令和读地址，连续输出8个数据。
另外，连续读取操作，即控制好两次突发读间隔时间，即可实现连续读输出操作，如图6所示，图中需要控制好参数tCCD。
图6、连续读操作
4.2 CAS Latency（CAS潜伏期）
该参数又称读取潜伏期或列地址脉冲选通潜伏期，简写成CL，该参数以时钟周期为单位，该参数表示从读命令和地址有效发出后，数据稳定数据的延迟时钟个数。如图7所示，当CL=6时，有效数据在6个时钟之后输出。
图7、读延迟周期CL = 6
4.3 tRCD：RAS至CAS延迟
tRCD表示行地址选通脉冲到列地址选通脉冲延迟，如图8所示，该参数以时钟周期为单位。
图8、读操作
4.4 附加延迟（AL）
如图8所示，AL = 5，CL = 6，由此读操作有效数据在RL = AL + CL = 11个时钟后输出。
4.5 tRP预充电周期
图9、tRP预充电周期
预充电有效周期，在发出预充电命令之后，要经过一段时间才能允许发送RAS行有效命令打开新
FPGA项目实战圈来啦（限时优惠）！
Xilinx FPGA DDR3设计（一）DDR3基础扫盲相关推荐
- XILINX FPGA VAVADO设计要点
XILINX FPGA VAVADO设计要点 一.Timing constraints 分离LOC约束与timing 约束 1.[使用多个XDC约束文件]使用单个约束文件看起来是方便的,但是在设计变得 ...
- Xilinx FPGA平台DDR3设计保姆式教程（1）DDR3基础简介
如果我们只是拿来用ddr搬砖,那么它就简单,知道IP怎么使用就好,但是要想知其所以然,理论知识是必备的,这也是我们初学者所欠缺的东西,慢慢修炼吧! 汇总篇: Xilinx平台DDR3设计保姆式教程(汇 ...
- Xilinx FPGA平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
干货来了,用DDR搬砖,只需要会用IP就好,Xilinx官方YYDS! ---------------------------------------------------------------- ...
- Xilinx FPGA DDR3设计（二）时钟介绍
引言:本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置. 1.DDR3芯片时钟.位宽和数据带宽 以MT41K256M16RH-125为例,DDR3关键时序参数如图1所示. 1.1 DDR3 ...
- FPGA逻辑设计回顾（10）DDR/DDR2/DDR3中的时序参数的含义
前言 本文首发自:FPGA逻辑设计回顾(10)DDR/DDR2/DDR3中的时序参数的含义 上篇文章:FPGA逻辑设计回顾(9)DDR的前世今生以及演变过程中的技术差异有提到,制造商会以一系列由破折号 ...
- 2021-03-18新书《Xilinx FPGA数字信号处理设计——基础版》已上市
特别说明:杜勇老师的新书<Xilinx FPGA数字信号处理设计--基础版>已上市,亲们可在各售书网站选购.新书的配套板载程序均可直接在CXD301平台上验证.凡购买CXD301开发板的亲 ...
- 【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲
一.SOC FPGA基础介绍 SOPC介绍 SOC FPGA之前的产品,软核ARM处理器(FPGA制作的处理器,占用FPGA资源,主频较低,但是可以释放该资源) NIOS II + FPGA通过Ava ...
- Xilinx MicroBlaze软核驱动DDR3
Xilinx MicroBlaze软核驱动DDR3 说明:通过Vivado生成MicroBlaze工程导入SDK实现DDR3的读写. 环境:Vivado2018.3. IP核:MicroBlaze. ...
- Xilinx FPGA单端时钟设计方法
1.1 Xilinx FPGA单端时钟设计方法 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Xilinx FPGA单端时钟设计方法: 5)结束语. 1.1.2 本节引 ...
最新文章
- 一种可以避免数据迁移的分库分表scale-out扩容方式
- 博科VP：闪存推动了与之相匹配的第六代FC的发展
- 【学习摘录】推荐算法
- 对称加密(4) NET对称加密实践
- Spring Security——认证失败时获取认证信息（用户名、密码、IP、SESSIONID）
- 在 Docker 上运行一个 RESTful 风格的微服务
- 根据pid判断某个进程是否存在
- java简单词法分析器(源码下载)
- IllegalStateException: No WebApplicationContext found: no Co
- excel 单元格求和大于某个数后返回列号_Excel最常用的几个函数，我都帮你整理好了！...
- 走好达叔！每年“癌症”新增400万例，数据分析揭示“癌症”到底有多可怕
- 如何在Linux中使用ulimit命令
- Ubuntu下PHP开发环境LAMP搭建
- 微信App支付接入步骤支付中前后端交互流程
- 智能仓储物流技术知识点汇总（部分）
- 关于Hyper-V设置了本地桥接网络后 宿主机网络变慢的问题
- 深入理解CAS-认证原理
- K8s JavaClient watch Pod检测状态变更、和Read timed out异常
- building web
- 怎样建立产品体系？（三）- 什么是产品？