触发器的Tsu,Th,Tco (一、是什么)

建立时间Tsu
指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，否则触发器锁存不住数据，Tsu就是指这个最小的稳定时间。对应图1的Tsu(Tsu：set up time)

保持时间Th
在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被稳定的打入触发器，Th就是指这个最小的保持时间。对应图1的Th(Th：hold time)

图1. 触发器的波形图

输出延时时间Tco

由 clk 触发到输出数据有效之间最大延迟时间，对应图1的Tco(clock output delay)

触发器稳定判据

一个触发器是否不会产生竞争冒险，主要就看时钟和输入数据之间实际建立时间和保持时间是否大于触发器本身的最小建立时间和保持时间。参考图2，没错，稳定与否只和输入有关。红色字体是触发器的最小setup/hold时间，这个参数是器件本身的硬件特性决定的，我们改变不了。黑色字体是输入数据相对采样时钟的setup/hold时间，这个我们可以通过改变时钟与数据的相位关系去调整Tse和Th的大小。

图2. 触发器建立保持时间波形图

稳定判据

1.Tsu ≥ Tsu min

2.Th ≥ Th min

3.以上两条同时满足，则触发器稳定，不会有竞争冒险

移位寄存器的延时

图3. 移位寄存器级联

图4. 移位寄存器建立时间时序图

图4现象解释

参考图4，在第一个时钟上升沿，前边的触发器采集D1信号，将高电平打入触发器，经过Tco的触发器输出延时到达组合逻辑电路。又经过组合逻辑电路的延时Tcomb（我们假定组合逻辑电路此时没有改变信号的高低，可以把它假定为一个缓冲器）送到了D2接口上。依据触发器稳定性判据可以得出，第二级触发器正常工作建立时间要满足以下边界条件：

实际建立时间Tsu = Tclk - Tco - Tcomb

Tsu > Tse min

图5. 移位寄存器保持时间时序图

图5现象解释

参考图5，在第二个时钟上升沿前边触发器采集到D1上的低电平，经过Tco的延时在Q1上得到表达。这个低电平在经过组合电路延时Tcomb到达D2。依据触发器稳定性判据可以得出，第二级触发器正常工作保持时间要满足以下边界条件：

实际保持时间Th = Tco-min + Tcomb

所以Th > Th min

综上，同时满足Tclk - Tco - Tcomb > Tse min和Tco-min + Tcomb > Th min则第二级触发器稳定，如果触发器级联级数更多，那么以此类推。

触发器的Tsu,Th,Tco (一、是什么)相关推荐

如何理解D触发器延迟一拍
D触发器在FPGA里用得很多,但我经常无法理解D触发器为什么能对数据延迟一个时钟周期(打一拍).下面从信号处理的角度来谈一下我的理解.如发现理解有误,烦请留言指正. D触发器形如: `timescal ...
如何利用FPGA进行时序分析设计
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器 ...
FPGA中系统运行频率计算方法
我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题.对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用大小合适的芯片实现.对于后者,我们需要一个比较 ...
FPGA中系统运行频率计算方法与组合逻辑的层级
我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题.对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用大小合适的芯片实现.对于后者,我们需要一个比较 ...
【深度解析】FPGA四大设计要点
FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单逻辑单元(LE).早期的FPGA相对比较简单,所有的功能单元仅仅由管脚.内部buffer.LE.RAM构建 ...
verilog的学习
学习EDA首先要有项目挂靠,如果你觉得未来一段时间你都不可能有的话,接下来的内容你就没有必要再看了,花的时间再多也只能学到皮毛--很多细节的问题光写代码是发现不到的.而且要真正入门,最好要多做几个项目 ...
FPGA专有名词的积累
FPGA专有名词的积累建立时间(Tsu:set up time):是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被稳定的打入触发器,Tsu就是 ...
FPGA中亚稳态——让你无处可逃
1. 应用背景 1.1 亚稳态发生原因在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery ti ...
altera fpga sdi输出方案_FPGA设计太复杂？四大设计要点总结助你快速上手！
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群 1 FPGA简单介绍 FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多, ...

触发器的Tsu,Th,Tco (一、是什么)

触发器的Tsu,Th,Tco (一、是什么)相关推荐

最新文章

热门文章