提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

Intel FPGA的JESD204B例程的搭建

  • 前言
  • IP核设置
  • 操作步骤

前言

尽管JESD204B不分Xilinx还是Intel,但两家的IP还是有一些差别的,不提前研究的话也不太可能能直接上手,这里,我希望和当年研究Xilinx公司JESD204B一样,能够细致的掌握

那么首先就从搭建JESD204B的例程开始吧

IP核设置

卡片1

卡片2

卡片3


卡片4,点击红色方框处按钮,生成example

生成结果说有错误,没关系,我们只需要ip_sim成功生成了就行

操作步骤

在jesd204_0_example_design\ip_sim文件夹中读取README.txt,里面有仿真说明。关键的步骤如下:

--VERILOG--To generate the Verilog simulation model, run "quartus_sh -t gen_sim_verilog.tcl"
at Linux command prompt.The generated JESD204B Verilog simulation model files can be found in the subdirectory "./testbench/altera_jesd204_sim".--ModelSim--
To simulate the testbench using ModelSim AE/SE: 1) Change directory to ./testbench/mentor
2) Start ModelSim and run the "run_altera_jesd204_tb.tcl" script: in ModelSim, enter "do run_altera_jesd204_tb.tcl".

第一步,运行quartus_sh -t gen_sim_verilog.tcl产生Verilog仿真模型

第二步,打开modelsim,并且到指定路径,然后直接do run_altera_jesd204_tb.tcl 即可。

这里需要到windows开始列表中找到Tcl Shell这个工具

cd E:/workspace/20220824/jesd204_0_example_design/ip_sim
quartus_sh -t gen_sim_verilog.tcl

就开始生成仿真模型了

生成成功显示以下信息:

然后进行第二步
打开modelsim,输入下面指令

cd E:/workspace/20220824/jesd204_0_example_design/ip_sim/testbench/mentor
do run_altera_jesd204_tb.tcl

仿真就跑起来了。并且打印出了成功信息

第一步完成了,接下来就需要去理解一下这个仿真模型了

Intel FPGA的JESD204B例程的搭建相关推荐

  1. intel fpga远程系统更新

    FPGA开发过程中经常需要用到远程系统更新(RSU)功能,通过网络将镜像文件下载到FLASH中,无需回收产品,就能修复产品错误和增强产品功能.本文介绍了intel官方提供的远程下载例程,使用tcl脚本 ...

  2. 最新的INTEL FPGA时序分析资料

    文章目录 最新的INTEL FPGA时序分析资料 最新的INTEL FPGA时序分析资料 详细介绍了FPGA开发设计时序分析理论,并且在工程设计中如何正确使用Timing Analyzer 工具进行时 ...

  3. Xilinx FPGA PLL 资源与INTEL FPGA PLL资源locked信号的不同

    文章目录 Xilinx FPGA PLL 资源与INTEL FPGA PLL资源locked信号的不同 Xilinx FPGA PLL 资源locked信号仿真图 INTEL FPGA PLL 资源l ...

  4. XIlinx FPGA 和 Intel FPGA的区别

    目录 一 FPGA简介 什么是FPGA呢 ? FPGA的内部结构有什么呢? 为什么要开发FPGA? FPGA的发展历程? FPGA用于做什么? FPGA的优缺点? 二 Xilinx FPGA和Inte ...

  5. ModelSim仿真Intel FPGA的DDR3问题

    Quartus Prime Pro Edition 18.0.0 Modelsim 10.6c(官方推荐版本,但我实际使用的是QuestaSim2020.1) 使用modelsim仿真Intel FP ...

  6. python fpga chips_基于FPGA实现JESD204B高速接口设计

    曹鹏飞 摘 要:JESD204B接口是高速ADC和DAC芯片采用的数据通信接口之一,具有传输速率高,抗干扰能力强,芯片间同步方便等优点.目前国内JESD204B 接口应用多由国外集成芯片提供,缺乏自主 ...

  7. 百度飞桨Paddle Lite与海云捷迅基于Intel FPGA的自研开发套件完成适配

    点击左上方蓝字关注我们 在技术革新的浪潮下,人工智能在产业升级.改善人类生活等方面发挥着越来越重要的作用.从科研.金融.零售到工业.农业等越来越多的行业与业务场景,无不渗透了人工智能的威力.此外,为人 ...

  8. ModelSim - INTEL FPGA STARTER EDITION

    ModelSim - INTEL FPGA STARTER EDITION  使用modelsim starter版本进行仿真,提示有错误信息,但无法定位,双击也不弹出错误提示:这时需要确定可能是li ...

  9. Intel FPGA和Xilinx FPGA介绍

    关注.星标公众号,精彩内容每日送达 来源:网络素材 常见的国外FPGA芯片厂家有许多,包括AMD(Xilinx).Intel(Altera)和Lattice等品牌. 本文主要介绍一下Intel 和Xi ...

  10. 关于Intel FPGA的功耗估计问题

    关于Intel FPGA功耗估计问题的解决方法------以Cyclone V系列为例 一.PowerPlay Early Power Estimator下载 二.对.xls文件的处理 三.生成.cs ...

最新文章

  1. SQL中的in与not in、exists与not exists的区别以及性能分析
  2. jdbc 日期时间相关的类型
  3. 十天学Linux内核之第二天---进程
  4. zxing 源码笔记
  5. 计算机视觉方面2016年重要会议deadline
  6. 数据中心监控管理系统设计(之一)
  7. java recv failed,jmeter压测报错Unrecognized Windows Sockets error: 0: recv failed
  8. Facets:评估机器学习数据集质量利器 (来自Google、可交互、可可视化)
  9. OS10.11安装Cocoapods并集成ReactiveCocoa
  10. java 自动转 golang_基于dubbo-go的golang与java通信解决方案实践——伍:golang代码的生成...
  11. goldengate简单配置
  12. 测试人员,到底要如何才能胜任软件测试工作?
  13. 【原创】大数据基础之Spark(1)Spark Submit即Spark任务提交过程
  14. skywalking使用mysql_SkyWalking 使用 MySQL Storage
  15. Hybrid 接口应用
  16. 海康威视球机摄像头晚上补光灯闪烁问题
  17. 抖音图文人物故事音乐任务实操短视频运营课程,手把手教你玩转音乐任务
  18. [RK3399][Android7.1] 调试笔记 --- HDMI输出没有音频信号
  19. 第二人生的源码分析(十九)人物组合显示
  20. c语言2059,C语言错误 error C2059: 语法错误:“)”以及 错误error C2065: “sockaddr”: 未声明的标识符...

热门文章

  1. html5将网页保存成图片,保存网页为图片(保存整个网页为图片)
  2. mysql front的使用注意要点
  3. 如何写出优雅的React代码Clean Code vs. Dirty Code
  4. 办公室计算机设备搬迁计划方案,计算机机房整体搬迁方案稿 执行计划.doc
  5. xposed+justTrustMe在逍遥模拟器上的安装配置
  6. 百度AI开放平台文字之身份证识别的实现
  7. 【课程设计】俄罗斯方块游戏,重温经典(源码 + 详解)
  8. linux系统苹果刷机,iPhone上安装Android系统详细步骤
  9. oracle 客户端 ora-12162,oracle 连接不上ORA-12162: TNS:net service name is incorrectly specified的另外一种可能原因...
  10. 远程控制软件TeamViewer