紫光同创国产FPGA学习之IP Compiler

这里就是紫光同创里面IP核的使用方法，缺少一个重要的内容就是，里面的IP怎么用没有写。看看也好，具体核怎么用仿真一下看看应该也和xilinx的一样吧。如果不一样，查找bug就危险了。

一、简介
(一) 功能介绍
本文描述了IP Compiler（下文简称IPC）的各项功能，使用方法。IP Compiler是FPGA工具包中的IP模块生成器，这个生成器是参数化的，可以由用户设定各种参数。
IPC的使用者需要理解IP模型及其实例化的概念。IP模型（IP model）是FPGA厂商或第三方IP厂商提供的描述一个IP行为的参数化的模板，IP实例（IP instance）则是使用者对某个IP模型应用一组特定的参数后产生的结果。IPC中包含一些预置的IP模型，并且可以管理各个IP实例。
我毛华望QQ849886241，深圳工程师。博客http://blog.csdn.net/my_shar
(二) 启动IPC
IPC可以单独启动，也可以从Pango Design Suite中打开，方法是点击菜单项Tools->IP Compiler或者直接点击工具栏中的IP Compiler按钮。

二、主控窗口
IPC的主要使用界面包括主控窗口和配置窗口。本章节主要描述主控窗口（见下图）。

图2- 1主控窗口

IPC主控窗口是管理和使用IP模型及其实例的界面，主要由导航区域、工作区域和信息区域组成，下面会对各部分和功能详细描述。

(一) 导航区域
导航区域通常位于主控窗口的左侧，可以通过菜单项View->Navigator来打开或隐藏。导航区域有两个页面，可以分别显示IP模型和IP实例。点击菜单项View->Refresh或工具栏按钮可以刷新所有的IP模型和实例。

1. 浏览IP模型
IPC在启动后会自动装载IP模型。IP模型通常保存在安装路径下的ip子目录。
选择Catalog页面可以显示所有已装载的IP模型。浏览的时候可以选择根据功能或名称排序两种查看模式。当选择View by Function时，导航区域显示为一个按照分类组成的树状结构（见下左图），其中图标表示一个（子）分类（这些分类是IP厂商定义的），表示一个IP模型，表示一个需要license的IP模型；当选择View by Name时，导航区域则显示为一个表格结构（见下右图），可以按照名称、版本等进行排序，其中图标表示一个IP模型，表示一个需要license授权的IP模型。

图2- 2浏览IP模型
无论在哪种模式下都可以选中一个IP模型，此时主控窗口工作区域中的内容会随之发生变化。在View by Function时，Catalog页面中点击鼠标右键可以弹出一个快捷菜单（见下图）。

图2- 3 Catalog页面的快捷菜单
【Collapse All】：在View by Function模式下收起所有的树状子项。
【Expand All】：在View by Function模式下展开所有的树状子项。
【Preview】：预览选中IP模型的配置状态。
【View Datasheet】：查看选中IP模型的数据表文档。等同于菜单项Project->View Datasheet或工具栏按钮。
【Properties】：查看选中IP模型的基本属性，会弹出一个对话框（见下图）。

图2- 4 IP模型的基本属性

2. 浏览IP实例
IPC在启动后会自动装载上次打开的IP实例，或者指定项目路径下的所有IP实例。不过使用者仍然可以手工导入已存在的IP实例：导入单个的 IP实例可以点击菜单项Project->Import Project Instance或工具栏按钮，此时会弹出一个文件选择对话框来选择一个IP实例的索引文件；搜索并导入多个IP实例可以点击菜单项Project->Search and Import Project Instances或工具栏按钮，此时会弹出一个路径选择对话框来选择一个路径，确定后可以自动搜索并导入其及其下所有子目录中的IP实例。
选择Project页面可以显示所有已装载的IP实例。导航区域显示为一个表格结构（见下图），可以按照名称、版本、最后生成时间等进行排序。

图2- 5 浏览IP实例

可以选中一个IP实例，此时主控窗口工作区域中的内容会随之发生变化。在页面中点击鼠标右键可以弹出一个快捷菜单（见下图）。

图2- 6 Project页面的快捷菜单

【Customize】：打开配置窗口对选中的IP实例进行参数设置，也可以直接双击一个IP实例项进行同样的操作。等同于菜单项Project->Customize或工具栏按钮。
【Regenerate】：根据当前的参数设置重新生成选中的IP实例。等同于菜单项Project->Regenerate或Customize界面中的工具栏按钮。
【Regenerate All】：根据当前的参数设置重新生成列表中所有的IP实例。等同于菜单项Project->Regenerate All。

【Remove】：删除选中的IP实例，这是一个多功能的复选对话框，并且可以选择是否从磁盘上彻底清除（见下图）。等同于菜单项Project->Remove Project Instance或工具栏按钮。

图2- 7 删除IP实例

【Open Instance Folder】：在系统自带的资源管理器中打开IP实例所在的文件夹。
【View Datasheet】：查看选中IP模型的数据表，通常为一个PDF格式的文档。等同于菜单项Project->View Datasheet或工具栏按钮。

【Properties】：查看选中IP实例的基本属性，会弹出一个对话框（见下图）。

图2- 8 IP实例的基本属性

(二) 工作区域
工作区域通常位于主控窗口的中上部，如果在导航区域中选择了一个IP模型或实例，其对应的内容会在工作区域中显示出来。工作区域有两个页面，可以配置一个IP实例和显示IP模型的信息。工作区域的最主要功能是在Configuration页面开始配置一个IP实例（见下图）。

图2- 9 主控窗口的工作区域

【Instance Path】：指定一个路径来放置一个IP实例，IP实例通常会在一个项目路径下拥有一个子目录。点击Browse按钮可以自由选择一个路径；点击Proj Path则可以将PDS工程中的推荐路径填充进来；还可以手工输入路径。路径名中仅允许包含字符A-Z、a-z、0-9、下划线(_)、减号(-)、句点(.)、空格以及@等。
【Instance Name】：输入IP实例的名称，必须符合Verilog语法中对module名称的限制，并且与Preferences对话框中设置的保留名称不冲突，否则会有错误警告从而不能继续配置操作。在点击Browse或Proj Path按钮来设置Instance Path的内容后，再输入名称时可以将该名称自动附加在Instance Path的最后一节；如果手工修改了Instance Path的内容，则会暂时禁止自动填充。名称中仅允许包含字符A-Z、a-z、0-9以及下划线(_)等。
【IP】：该区域中显示了所选IP模型的名称、版本和发行商等信息
【Part】：在该区域中可以选择FPGA器件的家族、型号、封装类型和速度等级。
在输入以上相应信息后，点击Customize按钮则开始配置工作：在磁盘上生成IP实例的空间，并打开配置窗口详细地设置IP的各项参数。
选择Information页面则可以查看HTML格式的介绍性信息，这通常是由IP发行商提供的。

(三) 信息区域
信息区域通常位于主控窗口的中下部，可以通过菜单项View->Message或菜单栏右键菜单中的Message选项来打开或隐藏。信息区域是只读的，即它只能显示信息，而不能用于输入命令行。

图2- 10 主控窗口的信息区域

可以在Find区域中输入字符串，再点击或向前或向后查找信息内容，勾选Case Sensitive表示按大小写敏感匹配，否则与大小写无关。
点击工具栏中的按钮可以清除Message界面的所有信息；按下按钮可以使一行较长的信息在显示区域的边界处自动换行，否则仍然显示在一行内并且可以通过水平滚动条左右移动查看。

在信息区域中点击鼠标右键可以弹出一个快捷菜单（见下图）。

图2- 11 信息区域的快捷菜单

【Copy】：复制选中的文字到剪贴板中。
【Select All】：选中所有的信息文字。
【Clear】：清除所有信息。等同于点击工具栏中的按钮。

(四) 使用流程的控制
IP的配置流程主要包括配置实例参数、重新生成实例、停止重新生成等。这些控制位于主控窗口的菜单项和工具栏（见下图），也可以在导航区域和工作区域中通过快捷菜单或按钮来操作。

图2- 12 流程控制的相关菜单项

【Stop Regenerate】：停止重新生成IP实例，主要针对Regenerate All操作，不再重新生成后续的IP实例，当前正在运行的实例也立刻中止。

(五) 选项
通过菜单项File->Preferences可以打开一个选项对话框，通过它可以对IP Compiler进行一些全局性的设置。
下图显示的是对IP实例配置过程的一些设置：

图2- 13 设置配置选项

【Reserved Instance Name Patterns】：指定保留的IP实例名，可以使用通配符规则。这些保留的名称不能用于工作区域的Instance Name，否则会报警告从而不能进行配置。按钮用来增加一条规则，按钮用来删除选定的规则，按钮将所有规则按字母升序排序，按钮按字母降序排序。
【Check the instance name with the existing modules】：检查工作区域中输入的IP实例名是否与模型中已定义的模块有冲突，缺省是不检查。这个冲突检查是保护性的，主要为了防止在生成IP实例的顶层模块时发生错误；如果所使用的IP模型是加密的，则本检查就可能是不完全的。

下图显示的是对综合工具的一些设置：

图2- 14 设置综合工具选项

【Synthesis Tool】：指定在生成IP实例时所调用得综合工具，目前支持的综合工具包括：Synplify Pro。如果选择None，则会关闭生成过程中的综合功能。
【Synplify Pro】：指定综合工具Synplify Pro的执行程序路径。
【Temporary working directory name】：指定综合工具所使用的临时工作目录的名称，这个临时目录位于IP实例所在的路径下。缺省为rev_1。

(六) IP模型的更新
用户可以从IP开发商处获得新的IP模型或者原有IP模型的升级版本。
在IP Compiler主窗口中点击File-> Update打开更新对话框，可以将IP升级包装载进来进行查看(见下图)。不可用的IP包会用浅灰色表示出来，不可用指的是与当前软件工具不兼容，或者比当前已安装的IP模块版本更老旧，注意不可用并不代表IP包本身是错误的。

图2- 15更新IP模型的对话框

点击按钮会打开一个文件选择对话框，提示用户选择若干个IP升级包文件，装载进来的IP包信息会显示在列表中。
点击按钮可以将列表中已加载的各项清空，而IP升级包文件本身不会被删除。
点击按钮可以用系统自带的资源管理器打开本地IP模型数据库所在的文件夹。

【Update】：点击按钮Update开始更新勾选的IP模块。如果安装路径下发现其它已存在的IP索引文件，则会弹出警告对话框(见下图)，用户可以选择是否覆盖。

图2- 16更新覆盖已存在的IP模型

三、参数配置窗口
IPC的参数配置窗口主要用来设置单个IP实例的参数。窗口中部的工作区域有两个页面，Configure页面用来配置IP参数，而Log页面则用来显示生成过程的后台信息，下面会对各部分和功能详细描述。

(一) 参数配置页面
参数配置页面的右侧，是IP参数的配置区域（见下图），其内容由IP发行商设计，通常由各种输入和显示控件组成，这些控件之间可能会存在关联。将鼠标移至一个控件上时可以显示一条有关该控件（参数）的提示（需要IP发行商支持），点击工具栏中的按钮可以选择打开或关闭该功能。

图3- 1 参数配置页面

对于一个新打开的IP实例，其初始参数是其缺省值。当用户修改某些参数值后，在点击Generate按钮开始生成过程之前会自动保存，用户也可以点击工具栏里的按钮手动保存参数，在关闭配置窗口之前如果还有修改的参数值没有保存则会弹出提示对话框。
参数配置页面的左侧，是一些与当前IP参数相关的信息显示区域。其中的Symbol页面用来显示I/O端口的图标，点击工具栏中的按钮可以选择显示或隐藏该页面。Information页面则用来显示其它信息，比如资源估算等（需要IP发行商支持），点击工具栏中的按钮可以选择显示或隐藏该页面。缺省会隐藏Information区域，除非某个IP指定要打开这个区域来显示必要的信息，若没有指定则工具栏没有按钮。
在生成一个IP实例之前，可以通过勾选Enable Synthesis来允许或禁止综合的执行。其初始状态通常是由IPC主控窗口或PDS设置的。
在允许综合的情况下，点击工具栏中的按钮可以查看当前的综合器参数设置（见下图）。

图3- 2 显示综合选项

(二) 后台信息页面
在点击Generate按钮开始生成过程后，会自动切换到Log页面，所有的后台信息都会打印到该页面中（见下图）。这些信息都会自动保存在IP实例的文件夹中，用户也可以点击Save Log按钮将其文本文件保存在其它路径下。

图3- 3 后台信息页面

按下按钮可以使一行较长的信息在显示区域的边界处自动换行，否则仍然显示在一行内并且可以通过水平滚动条左右移动查看。

紫光同创国产FPGA学习之IP Compiler相关推荐

紫光同创国产FPGA学习之Fabric Inserter
这一篇文章也是从紫光同创那边拷贝过来的.这个是在线逻辑分析仪调试,和xilinx的也差不多,所以,基本看过就能用了.具体有什么新的功能添加.我就不知道了.我看看,如果有特别的就在用另外的文章写了. 一 ...
紫光同创国产FPGA学习之Fabric Configuration
这个是下载软件使用教程.紫光同创的参考文件.哎呦我去,一个下载软件都弄的那么详细.我真的不知道,看到的人啥感想.估计他们更喜欢我自己写的简易教程.估计看晕了,还是先学会下载了,在看文档吧. 一. ...
紫光同创国产FPGA学习之Fabric Debugger
文章从紫光同创参考书拷贝过来的.因为我用的时候,看了一下就会用了(纯粹只是会用了,默认和xilinx的一样),没有看教程.先更新点文本,后面在写程序. 一. 软件简介 Fabric Debu ...
紫光同创国产FPGA学习之Power Calculator
紫光同创里面的,芯片功耗计算.没看过,没用过.有兴趣瞄一下.我又不用再电池行业,对电源没啥要求. 没用经验之谈,拷贝参考书. 一.总体介绍 (一)Pango Power Calculator总体介绍 ...
紫光同创国产FPGA学习之Timing Analyzer
紫光同创的文档拷贝过来的.我怎么看都发现,怎么这么关键的东西,咋不够详细呢???分析是一方面,修改是另一方面了. 一.TA总体介绍 Timing Analyzer是一款用于时序分析的软件,用户可以通过 ...
紫光同创国产FPGA学习之了解器件和软件
使用有一段时间了,感觉还可以吧,如果一年没啥大情况的话,低端使用就没啥问题了.我做FPGA也有5年了,从整体来说,感觉紫光的FPGA使用起来难度不大.国产的,便宜不说,技术支持也比较容易,当然技术支持 ...
紫光同创国产FPGA学习之器件情况
国产的FPGA目前比较少,年轻没有办法的,所以,器件也没什么好选的. 两个系列titan和logos.好像titan系列的芯片,一般情况买不到.估摸着没点量,人家不卖给你.好吧.只能选logos系列了 ...
紫光同创国产FPGA学习之Design Editor
这一篇也是从紫光参考书里面拷贝出来的.这个design editor我很少用.你们凑合的看吧. 一. 功能介绍该文档详细描述了Design Editor(下文简称DE)的各项功能,使用方 ...
紫光同创国产FPGA学习之Physical Constraint Editor
从紫光的参考书拷贝的.很详细.他们要写那么详细,好辛苦啊. 一. 功能介绍 (一) PCE简介该文档详细描述了Physical Constraint Editor(以后简称PCE)的 ...

紫光同创国产FPGA学习之IP Compiler

紫光同创国产FPGA学习之IP Compiler相关推荐

最新文章

热门文章