verilog的$dumpfile和$dumpvar系统任务详解
$dumpfile和$dumpvar是verilog语言中的两个系统任务,可以调用这两个系统任务来创建和将指定信息导入VCD
文件.
什么是VCD文件?VCD文件是在对设计进行的仿真过程中,记录各种信号取值变化情况的信息记录文件。EDA工具通过读取
VCD格式的文件,显示图形化的仿真波形,所以,可以把VCD文件简单地视为波形记录文件.)下面分别描述它们的用法并
举例说明之。$dumpfile系统任务:为所要创建的VCD文件指定文件名。 举例("//"符号后的内容为注释文字): initial$dumpfile ("myfile.dump"); //指定VCD文件的名字为myfile.dump,仿真信息将记录到此文件$dumpvar系统任务:指定需要记录到VCD文件中的信号,可以指定某一模块层次上的所有信号,也可以单独指定
某一个信号。
典型语法为$dumpvar(level, module_name); 参数level为一个整数,用于指定层次数,参数module则指定要记录
的模块。整句的意思就是,对于指定的模块,包括其下各个层次(层次数由level指定)的信号,都需要记录到VCD文件中
去。举例: initial$dumpvar (0, top); //指定层次数为0,则top模块及其下面各层次的所有信号将被记录initial$dumpvar (1, top); //记录模块实例top以下一层的信号//层次数为1,即记录top模块这一层次的信号//对于top模块中调用的更深层次的模块实例,则不记录其信号变化initial$dumpvar (2, top); //记录模块实例top以下两层的信号//即top模块及其下一层的信号将被记录假设模块top中包含有子模块module1,而我们希望记录top.module1模块以下两层的信号,则语法举例如下: initial$dumpvar (2, top.module1); //模块实例top.module1及其下一层的信号将被记录假设模块top包含信号signal1和signal2(注意是变量而不是子模块), 如我们希望只记录这两个信号,则语法举例如
下: initial$dumpvar (0, top.signal1, top.signal2); //虽然指定了层次数,但层次数是不影响单独指定的信号的//即指定层次数和单独指定的信号无关我们甚至可以在同一个$dumpvar的调用中,同时指定某些层次上的所有信号和某个单独的信号,假设模块top包含信号
signal1,同时包含有子模块module1,如果我们不但希望记录signal1这个独立的信号,而且还希望记录子模块
module1以下三层的所有信号,则语法举例如下: initial$dumpvar (3, top.signal1, top.module1); //指定层次数和单独指定的信号无关//所以层次数3只作用于模块top.module1, 而与信号top.signal1无关 上面这个例子和下面的语句是等效的: initial begin$dumpvar (0, top.signal1);$dumpvar (3, top.module1); end$dumpvar的特别用法(不带任何参数): initial$dumpvar; //无参数,表示设计中的所有信号都将被记录最后,我们将$dumpfile和$dumpvar这两个系统任务的使用方法在下面的例子中综合说明,假设我们有一个设计实例,
名为 i_design,此设计中包含模块module1,模块module1下面还有很多层次,我们希望对这个设计进行仿真,并将
仿真过程中模块module1及其以下所有层次中所有信号的变化情况,记录存储到名为mydesign.dump的VCD文件中去,
则例示如下: initial begin$dumpfile ("mydesign.dump"); //指定VCD文件名为mydesign.dump$dumpvar (0, i_design.module1); //记录i_design.module1模块及其下面层次中所有模块的所有信号 end
转载于:https://www.cnblogs.com/adamite/archive/2010/12/15/1906409.html
verilog的$dumpfile和$dumpvar系统任务详解相关推荐
- Verilog设计实例(4)详解全类别加法器(一)
博文目录 写在前面 正文 半加器 设计代码 测试文件 行为仿真波形图 全加器 设计文件 设计完整文件 行为仿真 纹波进位加法器 2bit数据等波纹加法设计 参数化的等波纹加法器设计 参考资料 交个朋友 ...
- mysql注入 outfile_Mysql注入中的outfile、dumpfile、load_file函数详解
在利用sql注入漏洞后期,最常用的就是通过mysql的file系列函数来进行读取敏感文件或者写入webshell,其中比较常用的函数有以下三个 into dumpfile() into outfile ...
- mysql注入中的outfile、dumpfile、load_file函数详解
在利用sql注入漏洞后期,最常用的就是通过mysql的file系列函数来进行读取敏感文件或者写入webshell,其中比较常用的函数有以下三个 into dumpfile() into outfile ...
- Verilog设计实例(5)详解全类别加法器(二)
文章目录 写在前面 正文 超前进位加法器 4位超前进位加法器 任意位宽的超前进位加法器 参考资料 交个朋友 写在前面 相关博文 个人博客首页 正文 超前进位加法器 超前加法器由许多级联在一起的全加法器 ...
- FPGA学习之路—接口(3)—SPI详解及Verilog源码分析
FPGA学习之路--SPI详解及Verilog源码分析 概述 SPI = Serial Peripheral Interface,是串行外围设备接口,是一种高速,全双工,同步的通信总线. 优点 支持全 ...
- FPGA学习之路—接口(2)—I2C协议详解+Verilog源码分析
FPGA学习之路--I2C协议详解+Verilog源码分析 定义 I2C Bus(Inter-Integrated Circuit Bus) 最早是由Philips半导体(现被NXP收购)开发的两线时 ...
- Verilog hdl与VHDL混用详解
Verilog hdl ...
- (119)System Verilog 父类与子类对象复制(自定义函数)详解
(119)System Verilog 父类与子类对象复制(自定义函数)详解 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 父类与子 ...
- (118)System Verilog 父类与子类对象复制(copy函数)详解
(118)System Verilog 父类与子类对象复制(copy函数)详解 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 父类与 ...
最新文章
- Nat.Commun. | DeepAccNet:基于深度学习的准确性估计改善蛋白质结构优化
- 互联网1分钟 |1218
- 关于计算机的发展过程及基础知识正确的是,2011doc-计算机基础知识.doc
- 手机格斗网游该如何避免延迟?
- 逆向入门--第一次的HelloWorld
- 命令行隐藏磁盘驱动器
- EMLOG SSL插件 一键开启/关闭ssl无需操作数据库
- 开源 java CMS - FreeCMS2.5 标签 infoPage
- Spring Cloud 知识 思维导图
- 教你给视频画面打马赛克
- VMware 虚拟机图文安装和配置 AlmaLinux OS 8.6 教程
- 赛扬J4105和赛扬N5095哪个好
- Java十进制转换为二进制算法
- jquery仿直播app按钮点赞特效
- 技术进化论,GITC2014来见证
- 银行计考试-计算机考点2-计算机系统组成与基本工作原理
- Java播放MP3播放音频
- Xilinx HLx 2017.1 与VS 2017兼容问题解决
- C语言如何做手机游戏,C语言怎样实现一个简单的手机游戏小项目
- Netty时间轮源码解析
热门文章
- Linux部署Ant Design Pro项目及nginx部署
- Java客户端操作elasticsearch--向索引库添加mappings映射数据
- 【学亮IT手记】jQuery DOM删除操作
- 在IntelliJ IDEA里创建Spring Boot项目
- Java 程序中使用 MongoDB教程
- in作为介词的用法_英文论文写作:极易混淆的短语用法汇总如下
- python sqlite3更新数据,python sqlite3-使用f字符串更新数据库函数
- IDEA中部署Tomcat设置访问路径
- MATLAB常用命令、函数与运算
- web前端三大主流框架_小猿圈web前端之前端的主流框架都有哪些?