静态时序分析—时钟延时（Clock Latency）

clock latency分为两类：source latency和network latency，其中network latency指的是时钟定义点（create_clock）到flip flops的clock pin的延迟，而source latency（也叫insertion delay）是从时钟源头到时钟定义点的延迟，source latency可以是片上（on-chip）延迟，也可以是片外（off_chip）延迟，如下图。flip flops的clock pin上总的clock latency就是source latency与network latency的和。

source latency与network latency一个很重要的区别在于，一但经过了时钟树综合（CTS）构建了真实的时钟树，使用set_clock_latency定义network latency就是可以忽略的了，但是即便经过了时钟树综合，source latency也是依然存在的，此时，clock latency就等于source latency加从时钟定义点到flip flops clock pin的真实延迟。

示例:

#在CTS前指定network latency

set_clock_latency 0.8 [get_clocks CLK_CONFIG]

#指定source latency

set_clock_latency 0.8 -source [get_clocks C

静态时序分析—时钟延时（Clock Latency）相关推荐

静态时序分析—时钟偏斜（Clock Skew：Global Skew与Local Skew）
global skew指同时钟clock path最长与最短的差值,local skew指的是同时钟有timing check的两个寄存器clock path长度的差值,从定义上看,二者的关系似乎是g ...
静态时序分析（STA）基本概念
STA(Static Timing Analysis,静态时序分析)是时序分析方法中的一种,另一种叫时序仿真(Timing Simulation),不仅能验证时序还可以验证功能,时序分析通常指的就是这 ...
数字集成电路静态时序分析基础（二）
一.静态时序分析的概述时序弧时序弧:用来描述两个节点延时信息的数据时序弧通常又分为连线的延时和单元的延时连线的延时指的是单元的输出端口和扇出的网络负载之间的延时信息. 单元的延时指的是单元的输 ...
静态时序分析第二章基础知识
目录 1. 逻辑门单元 2. 门单元的时序计算参数 2.1 信号转换延时(transition delay) 2.2 逻辑门延时(logic gate delay) 3. 时序单元相关约束 3.1 ...
静态时序分析第一章引言（Introduction）
目录 Introduction 1.1 Nanometer Designs 1.2 What is Static Timing Analysis? 1.3 Why Static Timing Anal ...
静态时序分析第二章 STA概念
第二章 STA概念 2.1 CMOS逻辑设计(CMOS Logic Design) 2.1.1 基本MOS结构(Basic MOS Structure) 2.1.2 CMOS逻辑门( CMOS Log ...
静态时序分析—虚拟时钟(virtual clock)与I/O延时约束
1.什么是虚拟时钟? 虚拟时钟(virtual clock)是存在但没有clock source(pin/port)定义的时钟,仅作为输入输出端口延时约束的参考时钟.定义方式如下例: create_c ...
DC静态时序分析之时钟篇
DC静态时序分析之时钟篇博主微信:flm13724054952,不懂的有疑惑的也可以加微信咨询,欢迎大家前来投稿,谢谢! 引言介绍在芯片设计或者FPGA设计里面,根据有无时钟,将电路设计分为时序逻 ...
静态时序分析简明教程(四)]时钟常规约束
STA的时钟常规约束一.写在前面 1.1 快速导航链接· 二.时钟的特征三.create_clock 3.1 定义时钟周期 3.2 标识时钟源 3.3 命名时钟 3.4 指定占空比 3.5 同源多 ...

静态时序分析—时钟延时（Clock Latency）

静态时序分析—时钟延时（Clock Latency）相关推荐

最新文章

热门文章