0x01 NCverilog 简介

NCverilog 是国际 EDA 巨头 Cadence 旗下的仿真软件。NCverilog 有 shell 和 GUI 两种版本，GUI 版本的叫做 NClaunch ，本文仅说 shell 版本的。
与 Windows 下的常用 EDA 软件 Modelsim/QuestaSim 不同，Linux 下的 EDA 软件通常是仿真和波形查看功能是分离的，比如 Synopsys 旗下的 VCS 和 Verdi 、以及轻量级开源 EDA 工具 Icarus-verilog 和 GTKwave。Cadence 的波形查看器称为 Simvision 。

0x02 NCverilog 仿真自动化

NCverilog 的三步命令模式有ncvlog(编译)、ncelab(建立snapshot文件)、ncsim(对snapshot进行仿真)；同时也支持单命令模式，下面使用单命令编写 Makefile 实现自动化仿真：

# This is a Makefile for NCsimTbFileName  += "testbench"
SimFileList += "SimFileList"
RtlFileList += "RtlFileList"all:@echo "Start NCverilog......"ncverilog \+access+wrc \+nctimescale+1ns/1ps \-f SimFileList \-f RtlFileList@echo "NCverilog is Over!!!"clean:rm -rf ./INCA_libs ./*.shm

因为最终需要生成 Simvision 所支持的波形文件，即 .shm 文件，所以在 testbench 文件中需要加入以下语句；其中 TESTwave.shm 为 shm 文件名称，testbench 为顶层 tb module 的名称。

// generate shm File
initial begin$shm_open("TESTwave.shm");     // 打开波形保存文件wave.shm$shm_probe(testbench,"AS");    // 设置探针
end

0x03 执行仿真 & 查看结果

在 Makefile 所在目录执行 make 即可调用 NCsim 内核对 tb 文件进行仿真，仿真结束后停留在 NC 的命令行界面，此时可以使用 NC 的指令对仿真进行进一步操作，或者输入exit退出 NCverilog 命令行界面。
再打开一个终端输入simvision将会打开 simvision 界面，点击左上角的 File -> Open Database 选择生成的 .shm 文件，点击 Open 即可打开波形。

当更改设计或仿真文件后可以点击左上角 File->Reload Database 重新加载波形。

【原创】Ubuntu 下使用 NCverilog 仿真 Verilog 工程相关推荐

ubuntu java反编译,[原创]Ubuntu下简单配置反编译工具以及其开发环境
0x0:前言个人电脑重新换了下系统,Ubuntu14.04,刚好需要配置下android的反编译环境,这里简单记录一下,以供有需要的朋友参考. 其实最简单的,只需要apktool就可以了,不过有编码 ...
Ubuntu下cmake报错：The current CMakeCache.txt directory...is different from...
先说一下个人使用的环境和建立工程的方式: 环境:ubuntu20.04+cmake+vscode, 建立的是C++工程. 方式:用的是较为简单的方式.建立一个工程目录,下面有一个build目录,一个c ...
linux 下nc-verilog 仿真环境搭建,Cadence NC Verilog仿真教程
这个手册将向你介绍使用 NC-Verilog simulator 和 SimVision. 本文使用的是一个用 Veilog 硬件编程语言编写的一个饮料分配机,通过这个例子你将学会: ·编译 Ve ...
vscode在ubuntu下安装插件，同时配置python虚拟环境、ctrl+鼠标滚轮放大代码窗口设置
linux下vs code 两大问题: 1.无法在code中切换虚拟环境 2.文件夹有时候会莫名其妙打不开,似乎和文件夹的命名有关系. 已弃坑,不再使用. ---------------------- ...
基于Quartus II+ModelSim SE的后仿真(Verilog版)
基于Quartus II+ModelSim SE的后仿真(Verilog版) 一.Quartus 中的相关设置在Quartus中建立名为counter的工程,设置仿真工具为ModelSim(Veri ...
VCS+Verdi脚本化仿真Vivado工程流程
前言前面的章节对VCS+Verdi与Vivado的联合仿真,从软件安装.VCS编译vivado仿真库以及直接通过Vivado界面export出VCS仿真文件夹,可直接执行仿真流程. 本文介绍使用另一 ...
modelsim独立仿真vivado工程
由于现有笔记本带不动vivado自带的仿真工具,所以只能退而求其次,尝试用modelsim来仿真vivado工程.碰到这种软件问题,期间心酸,懂者自懂.故在此分享经验,以防不时之需,毕竟好记性不如烂笔 ...
在ubuntu下设置eclipse开发STM32等嵌入式设备
之前为了能够让ROS与底层能够顺利通讯,我采用可开源开发板arduino ,因为arduino有ROS的库,能够按照ROS wiki上所给的教程就可以顺利的开发,但由于arduino的局限性,我觉得是 ...
ubuntu下使用Eclipse下搭建c开发环境
ubuntu下使用Eclipse下搭建开发环境基本上网上教程一大堆,但是复杂度太大,因为很多教程都是从JDK开始安装一直到最后,而且很多都是从别的linux发行版上弄来的方法,各种编译直接吓死人有木有 ...

【原创】Ubuntu 下使用 NCverilog 仿真 Verilog 工程

文章目录

0x01 NCverilog 简介

0x02 NCverilog 仿真自动化

0x03 执行仿真 & 查看结果

【原创】Ubuntu 下使用 NCverilog 仿真 Verilog 工程相关推荐

最新文章

热门文章