DSP SRIO接口认识

其中包含了Doorbell包，Doorbell是一种快速的通知类型的短消息，包头和携带信息都很短，用于master srio设备通知slave srio设备，可用于DSP对FPGA/DSP之间的消息通知；如下图阴影处为有效位，其他为reserve位。Doorbell包payload的大小为16bit。5,6位用于选择Doorbell中断状态寄存器，对于TI DSP的srio包含了四个中断状态寄存器，即DOORBELL[0-3]_ICSR，每个寄存器仅有16位有效，即每个寄存器可以支持16个中断源，所以四个寄存器可以支持64个中断源，在TI Nyquist的4 core DSP中，我们在使用中可以为每个core分别配置一个ICSR寄存器，这样当对应的寄存器的某位置位了，相应core会相应该中断。

对应于ISCR的四个寄存器的是4个DOORBELL[0-3]_ICCR寄存器，他与ICSR一一对应，用于清除ISCR寄存器中的中断请求位。

DSP发起WRITE操作，检测源地址0x0C000000，长度1K，发送完成后使用门铃推给另一端的FPGA或DSP通知一下。

另一端FPGA或DSP检测到DSP的数据后，进行缓存，检测收到门铃后延迟一段时间并回发收到的数据。

DSP响应另一端回发的门铃，产生中断，如此重复上面步骤进行数据校验。

DSP SRIO接口认识相关推荐

FPGA+DSP SRIO通信（一）——DSP端参数设置（通道）
FPGA+DSP SRIO通信(一)--DSP端参数设置(通道) 原创 2017年04月19日 18:56:45 标签: SRIO-C66x 1217 经过漫长的探索之后,博主发现关于TI的板子调试和 ...
TMS320C645x DSP SRIO寄存器（四）——门铃（Doorbell）与CPPI中断
本文是对TI的TMS320C645x DSP SRIO User's Guide中5.15~5.20节内容的搬运与2.3.4节.2.3.6节.第4章大部分内容相关一.门铃中断门铃中断状态寄存器( ...
TMS320C645x DSP SRIO寄存器（六）——LSU控制寄存器和拥塞控制
本文是对TI的TMS320C645x DSP SRIO User's Guide中5.32-5.39节内容的搬运一.LSU控制寄存器总共有4个LSU(Load/Store Unit),每个LSU对 ...
TMS320C645x DSP SRIO寄存器（五）——LSU和其他特殊事件中断
本文是对TI的TMS320C645x DSP SRIO User's Guide中5.21-5.24.5.28-5.31节内容的搬运与第4章大部分内容相关一.LSU中断 LSU中断状态寄存器(LS ...
FPGA开发之SRIO接口
FPGA开发之SRIO接口回环测试一.接口部分 s_axis_ireq:发送接口 m_axis_treq:接收接口 m_axis_iresp:接收应答接口 s_axis_tresp:发送应答接口 t ...
FPGA+DSP SRIO通信（三）——基于LSU的数据传输
之前的配置中我们知道如何配置通道速率.设置deviceID. 也就是马路已经铺设好了,我们应该造车了. 搏一搏,单车变摩托! SRIO不是单车,而是摩托车,我们需要搏一搏,把这个摩托车造出来,在我们已 ...
基于ADAU1761-ADC与DSP的接口链路设计
加我V hezkz17 进同行数字音频系统设计开发交流答疑群 "通古今之变,成一家之言" 舜发于畎亩之中,傅说举于版筑之间,胶鬲举于鱼盐之中,管夷吾举于士,孙叔敖举于海,百里奚举于 ...
FPGA和DSP间基于SRIO的高速通信系统设计
摘要: 现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率.低延时的特性被广泛使用.本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用 ...
DSP+FPGA评估板 TI TMS320C6657 1.25GHz-DSP PCIe接口
本文介绍DSP+FPGA评估板 TMS320C6655/57主要特性,框图: 以及C6657+XC7Z035评估板XQ6657Z35-EVM主要特性,方框图,DSP PCIe接口. TI TMS320 ...
DSP与FPGA之EMIF接口的调试说明
一.配置模拟器开发板 (1). FPGA芯片:xc7k325t (2). DSP 芯片:TM320C6747 代码:PCIeSDR-41625-FromBaiLi(内含DSP&FPGA) 二 ...

DSP SRIO接口认识

DSP SRIO接口认识相关推荐

最新文章

热门文章