fpga 输入信号除了1和0还有别的状态？

最近写了段代码，其中有部分是检测下降沿的主要部分如下

input iSignal;
input iCLK;
reg rSignal;
always @（posedge iCLK）
begin
　　rSignal <= iSignal;
　　if({rSignal,iSignal} == 2'b10) ...
end

很奇怪的是，居然有部分下降沿没检测到，而我在iSignal改成如下一段就能检测了

input iSignal;
input iCLK;
reg rSignal;
reg rSignalb;

always @（negedge iCLK）
begin
　　if(iSignal === 1'b0) rSignal <= 1'b0;
　　else rSignal <= 1'b1;

end

always @（posedge iCLK）
begin
　　rSignalb <= rSignal;
　　if({rSignalb,rSignal} == 2'b10) ...
end

因为是初学fpga，可能对信号类型理解有问题，以为信号类型x在实际类型中不会出现，不知道是否如此，有空再找找资料学习。还出现次计数器不工作的情况，无法理解啊

转载于:https://www.cnblogs.com/harry-lee/archive/2011/06/28/2092179.html

fpga 输入信号除了1和0还有别的状态？相关推荐

FPGA通信第一篇--USB2.0
FPGA通信第一篇–USB2.0 1 初识USB 1.1 简介 USB(UniversalSerialBus)是一种支持热插拔的高速串行传输总线,它使用差分信号来传输数据.在USB1.0和USB1.1 ...
利用Xilinx FPGA实现PCI Express 2.0接口
利用Xilinx FPGA实现PCI Express 2.0接口在现代电子系统中,高速数据传输是非常关键的.PCI Express(Peripheral Component Interconnect ...
使用 JIRA 4.0 + Greenhopper 4.0 进行项目状态跟踪(转)
http://www.blogjava.net/haha1903/archive/2009/11/01/300609.html 使用 JIRA 4.0 + Greenhopper 4.0 进行项目状态 ...
RocketMQ 5.0：无状态代理模式的探索与实践
本文作者:金吉祥, Apache RocketMQ PMC Member,阿里云智能高级技术专家背景首先,让我们来看下是遇到了哪些痛点问题,促使我们去探索一种无状态代理的RocketMQ新架构的: ...
FPGA与CYUSB3014实现USB3.0数据传输学习笔记（1）
简单介绍赛普拉斯将CYUSB3014简称为EZ-USB FX3,该芯片用于USB3.0的外设控制. EZ-USB FX3 集成了 USB 3.0 和 USB 2.0 物理层 (PHY ...
FPGA驱动FT601实现USB3.0相机 OV5640视频采集提供2套工程源码和QT上位机源码
目录 1.前言 2.FT601芯片解读和时序分析 FT601功能和硬件电路 FT601读时序解读 FT601写时序解读 3.我这儿的 FT601 USB3.0通信方案 4.vivado工程1--彩条视 ...
FPGA驱动FT601实现USB3.0相机HDMI视频采集提供工程源码和QT上位机源码
目录 1.前言 2.FT601芯片解读和时序分析 FT601功能和硬件电路 FT601读时序解读 FT601写时序解读 3.我这儿的 FT601 USB3.0通信方案 4.详细设计方案 5.vivad ...
（0）FPGA自学之路-笔记0
IP核片内逻辑片外逻辑 Qys 标准IP核,自编IP核 .vhd 写的一个IP核 .tcl 保存设置 System.h 存放系统硬件配置(Qys连线改了之后,该文件自动存储) 文件名不区 ...
为什么ajax请求状态码为0,ajax请求状态码为0的解决办法
原文链接:https://blog.csdn.net/changqing5818/article/details/53932463 前言今天遇到个奇怪的问题,使用JQuery的ajax请求,后台的C ...

fpga 输入信号除了1和0还有别的状态？

fpga 输入信号除了1和0还有别的状态？相关推荐

最新文章

热门文章