杂记 什么是IP核?
一、IP核的概念
IP核，全称知识产权核（英語：Semiconductor intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。
IP 核可以授权给另一方，也可以由一方拥有和使用。 该术语来自设计中存在的专利或源代码版权的许可。 专用集成电路和现场可编程门阵列逻辑系统的设计人员可以使用 IP 核作为构建块。
随着芯片复杂度提升，不同芯片模块形成不同组合应用于不同的终端应用场景，又将形成新的 IP 核。计算机基于冯诺依曼架构，由运算、控制、存储、输入、输出五大功能模块组成。芯片内部底层功能按照上述模块化划分包括数学运算 IP(浮点、整数、逻辑运算等)、存储器 IP(LPM、ROM、RAM、FIFO、FLASH 等)、数字信号处理 IP(FIR、CIC、NCO、FFT 等)、数字通信 IP(编译器、编码器等)、视频和图像处理 IP(接口、滤波器、混合器、采样器等)、输入/输出 IP(时钟控制、锁相环、收发器等)，接口 IP(ASI，以太网 IP，PCI 编译器等)，调试 IP 核等等。
IP 内核产品的广度令人震惊。它包括处理器、DSP、通信、接口、内存、音频、视频、控制和安全 IP，范围广泛，从简单的设备（如计数器）一直到复杂的设备（如 32 位定制软处理器）。
二、IP核的分类
IP 核按照固化程度划分，可以分为软核、固核与硬核三类。
(1)IP软核是用 Verilog/VHDL等硬件描述语言描述的功能块，如逻辑描述，它不涉及具体电路元件，不包含任何物理实现信息。沿用 Excel 的类比，IP 软核即为该图表模板的底层开发代码。
(2)IP 固核是以电路元件实现的功能模块。因为有一定的功耗约束、温度条件等，用户能够设置IP软核中的相应参数，将其转换成用逻辑门和触发器达成的电路，也就是在约束条件下何种电路能够产生最优效果，形成部分关键路径的预先布局布线，其他部分仍然可以由编译器进行优化处理，通常以门级电路网表的形式提供给客户。IP 固核可以看作是将底层代码中图表设置为柱形图(也可以选择其他多个参数，部分固定)，并生成相应简单模板。
(3)IP 硬核与制造工艺相关(例如 CMOS 工艺)，完成了布局布线，提供电路设计的最终阶段产品—掩膜，进而进行光刻，生产芯片颗粒。IP硬核的灵活性虽然不高，但也能够针对特定工艺或特定 IP 供应商进行功耗和尺寸的优化。简单的理解IP硬核就是IP 硬核就是完全设定好的某一Excel图表模板，能够重复使用，能实现特定功能。
三、IP核主要厂商
2020年全球前十IP厂商分别是ARM、Synopsys、Cadence、lmagination Technologies、Ceva、SST、Verisilicon、Alphawave、eMemory Tech、Rambus。
这些厂商大多主要是出售IP核，但是并不自己做芯片。就那ARM来看，ARM不是单片机，准确来讲ARM是一种处理器的IP核。ARM公司开发出处理器结构后，开始向其他芯片厂商授权制造，芯片厂商可以根据自己的需要进行结构与功能的调整，因此实际中使用的ARM处理器有很多种类，主要有三星、飞利浦、ATMEL、Intel制造的几大类，功能与使用上均不相同。
四、未来可能的趋势
跨行业对基于物联网的解决方案的需求不断增加，以及汽车行业消费电子产品的新兴集成，为自动驾驶汽车制造先进的传感器，为半导体 IP 市场参与者在未来几年的增长提供了潜在机会。
根据类型，半导体 IP 市场分为处理器 SIP、接口 SIP、物理 SIP、模拟 SIP 等。处理器 SIP 细分市场在 2020 年占据了最大的市场份额。该 IP 构成了所有电子设备的核心，并在制造笔记本电脑、平板电脑、智能手机、可穿戴设备、网络设备、嵌入式智能以及更多消费电子设备中得到应用。
五、市场动态
2022 年 3 月：OneNav已宣布其 pureL5 GNSS 数字 IP 内核的商业可用性。pureL5 数字 IP 核的架构使其能够直接获取和跟踪来自 GPS、Galileo、北斗、QZSS 和 GLONASS 的 L5 信号，而无需任何 L1 辅助。这消除了整个 L1 射频链，节省了印刷电路板上的空间，并简化了智能手机、可穿戴设备和跟踪器中的射频前端和天线子系统。
2022 年 1 月：CEVA 推出 Fortrix SecureD2D IP 解决方案。通过此次发布，该公司旨在实现异构片上系统内各种小芯片之间的安全数据交换。
2021 年 12 月：Rambus 与半导体领域视觉技术的领导者 NextChip 合作。在此次合作下，NextChip 将利用 RT-640 信任根和 Rambus 的 MACsec-IP-160 协议引擎为其先进的 Apache6 汽车处理器提供硬件级安全性。
2021 年 11 月：芯原推出专为人工智能应用设计的神经网络处理器 IP。通过此次发布，该公司旨在建立一个全面的人工智能生态系统，提供开源标准和机器学习框架支持。
2021 年 11 月：Synopsys 与韩国跨国电子公司三星建立合作伙伴关系。此次合作旨在以改进的工艺技术完成最先进的高性能设计，这是利用 Synopsys 人工智能 (AI) 开发的各种产品中的最新产品。
2021 年 11 月：莱迪思半导体完成了对软件公司 Mirametrix 的收购。此次收购旨在将 Mirametrix 的卓越性能与莱迪思的创新软件和硬件解决方案相结合，以提供从硬件到应用层的端到端人工智能和计算机解决方案。
2021 年 8 月：Cadence Design Systems 与高价值模拟半导体解决方案的领先代工厂 Tower Semiconductor 合作。该合作伙伴关系旨在利用 Cadence Virtuoso 设计平台和 RF 解决方案推出经过硅验证的 SP4T RF SOI 开关参考设计流程。
2021 年 7 月：芯原推出 Vivante DC9000，这是一款适用于多种应用的高质量显示处理器 IP。通过此次发布，该公司旨在通过其高度优化、高质量和高精度的低功耗显示处理特性来满足客户的需求。
2021 年 6 月：Rambus 完成了对半导体知识产权许可人和开发商 PLDA 的收购。此次收购将扩大 Rambus 的数字控制器产品组合，增加 PCIe 5.0、CXL 2.0 和 PCIe 6.0 控制器和交换机 IP。此外，此次收购将为 Rambus 提供其 CXL 内存互连计划的关键构建块。
2021 年 5 月：CEVA 收购了位于马萨诸塞州的领先芯片设计公司 Intrinsix。通过此次收购，两家公司旨在整合 Intrinsix 广泛的芯片设计能力和 IP，以及 CEVA 领先的无线连接和智能传感 IP，以推出一个完整的统包 IP 平台，消除 OEM、IT 公司和一级供应商的进入壁垒，考虑到他们在 5G 基础设施、医疗、航空航天和国防、汽车、机器人和工业物联网 (IIOT) 等垂直行业开发尖端芯片。
2021 年 2 月：芯原与多标准连接 IP 解决方案的领导者 Alphawave IP 签署了一项多年独家订阅经销商协议。通过该协议，芯原将转售 Alphawave 的独家 IP，用于其在中国市场的整个 IP 组合。
杂记 什么是IP核?相关推荐
- FPGA学习杂记4——IP核简介、调用、复制和PLL IP核介绍
大部分内容来自野火的FPGA教学视频,笔者仅作整理,方便回顾. 视频地址:[野火]FPGA系列教学视频,真正的手把手教学,"波形图"教学法,现场画波形图写代码,硬件基于野火FPGA ...
- AXI总线基本知识：（基于uart_lite IP核）
1.属于片内总线 2.Uart_lite IP核接口描述: ACLK 主从设备交换数据的时钟信号 ARESETN 从模块复位信号 INTERRUPT 中断信号 AWADDR[3:0] 写地址 AWVA ...
- 从通用到专用，5G时代IP核的新故事
来源:半导体行业观察 如同芯片在不断迭代,IP核也在不断进步.集成电路技术60年来基本遵循摩尔定律的演进规律.随着进入后摩尔时代,即两年一代技术更换的节奏开始放缓,设计和制造企业开始更加重视产品的多样 ...
- qii, sopc, nios ii 10.1 IP核设计，LED验证死活不行，感觉很神奇
学sopc也有个很长一段时间,最近第一次自己设计IP核. 参照了艾米的自定义IP核:SRAM,12864的例子,以及黑金的PWM的例子,同时看了两本书,以及<Avalon-MM Interfac ...
- FPGA逻辑设计回顾（13）RAM以及ROM的IP核定制以及关键参数
文章目录 前言 RAM IP的定制 Xilinx的IP定制位置 Block RAM的定制过程 第一页 第二页 第三页 第四页 第五页 Block RAM的延迟讨论 ROM IP核的定制 总结 前言 本 ...
- FPGA设计心得（11）关于FIFO IP核使用的一点注意事项
文章目录 前言 位宽转换 分布式ram资源的FIFO不能变换位宽 Block RAM资源可以变化位宽 Builtin FIFO资源不能变化位宽 FIFO 安全电路 FIFO消耗资源 输出延迟 Read ...
- FPGA设计心得（9）基于DDS IP核的任意波形发生器设计
博文目录 写在前面 正文 设计要求 IP核配置 定制输出数据位宽 定制相位位宽(或频率分辨率) 输出频率 输出正余弦选择以及数据格式 其他设置 电路设计 行为仿真 参考资料 交个朋友 写在前面 数据手 ...
- FPGA之道（14）IP核介绍
前言 IP核是FPGA开发者的老朋友了,可以这么说,只要是做FPGA开发的,都会利用FPGA的IP核进行开发设计,这不像IC设计,什么都要自己设计,使用IP可以加快产生开发进程. 下面摘自<FP ...
- IC/FPGA笔试题分析（六）用16bit加法器IP核实现8bit乘法运算（文末彩蛋）
本来突发奇想,想建立一个群来召集各路同行加入,共同讨论数字IC以及FPGA方向的笔试,面试题目,效果比想象中的要好,大家气氛很好,踊跃发言,大胆讨论,解决了很多有意思的问题,这里挑出两个题目来记录一下 ...
- 用于初始化Xilinx 存储 IP核的COE文件格式
Xilinx中有很多和存储相关的IP核都需要初始化,例如ROM,RAM,移位寄存器等,初始化的其中之一方式就是使用COE文件来初始化,另一种方式就是初始化为默认的值.两者都有各自的用途,各自的方便之处 ...
最新文章
- C语言可以不用，但是不能不会！
- PHP删除数组(array一维)中指定的某个值 （转）
- Android 生成keystore和ecplise 发布release apk
- 【正则表达式】之Possessive Quantifiers
- 笔记-信息系统开发基础-CMMI组织能力成熟度模型-连续式和阶梯式的分组
- 2021年移动市场报告.pdf
- dj鲜生-10200818-商品首页展示-静态页下载资源
- 优秀软件架构师成长之路
- mysql engine 外键_Mysql 外键设置
- 高性能迷你React框架anu发布
- 【资源分享】ppt的模版获取-可用于转正答辩、毕业答辩、课程答辩等等
- Excel如何将两列内容合并到一列并在中间添加符号
- GPT转换MBR，MBR转换GPT
- R语言系统教程（六）：描述统计量
- 中考考试的指令广播_考试时间指令(铃声).doc
- VUE实战--网易云音乐
- Java并发的一些总结（面试须知）
- VMware Fusion 12.2.1 SLIC 2.6 MOD
- 曾经的大学德育论文，致敬天津理工大学
- java【猴子吃桃问题】