Cadence原理图DRC检查介绍

背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查

一、进入原理图工程

在原理图工程XXX.dsn上，才可以进行DRC操作。否则DRC功能是暗的
鼠标点击XXX.dsn，然后点击【Tool】–>【Design Rules Check】

二、进入DRC设置界面
会弹出警告提醒，选择【Yes】即可

大概意思"此操作会影响整个设计，因此会清除撤销/恢复信息列表。你将不可能撤销/恢复之前所有的操作。你想继续吗？"

进入设计规则窗口

如果想忽略DRC警告，则需要选择列上自己想要忽略的哪些规则

【Design Rules】一般勾选上电气规则+物理规则

三、设置电气规则

四、设置物理规则

物理规则主要是检查封装的问题

五、ERC矩阵

检查连接错误
比如：第3行第3列的红色块E，
表示output不能与output相连接

此界面暂按默认的，就行了。

/**************************************************************************************/
上面只是我自己的理解介绍，欢迎评论指导。后面有空再更新

Cadence原理图DRC检查介绍相关推荐

Cadence每日一学_11 | OrCAD原理图DRC检查、BOM表导出、PDF导出、网表导出
最近在学习小马哥的Cadence课程,该系列课程为学习笔记:使用Cadence Allegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程. 1. 准备工作 Caden ...
orCAD原理图 DRC检查
DRC 检查的菜单步骤: 1.打开 ORCAD 软件,先选中整个 dsn 文件: 2.在Tools中点击Design Rules Check: 3.打开显示界面 ①Scope:范围,是检查整个设计,还 ...
cadence allegro原理图DRC，生成网表与导入PCB
前言 allegro的原理图设计和PCB设计用的是两款软件.而连接两款软件的桥梁是一种叫网表(netlist)的东西.网表记录了原理图中所以的元器件,元器件封装以及网络连接. 原理图规则检查(DR ...
Cadence LDO capless 电路，包括版图，已通过lvs ,drc检查，个人流片过，包括偏置全电路
Cadence LDO capless 电路,包括版图,已通过lvs ,drc检查,个人流片过,包括偏置全电路编号:93300667060732717小p
Cadence allegro 17.4 PCB DRC检查
Cadence allegro 17.4 PCB DRC检查 1.检查连接是否全部完成 2.检查Dangling Lines.Via 3.查看有无孤铜,无网络铜皮,查看图3-1中标记处是否为0 4.检 ...
Cadence原理图前期规范性检查步骤
0.写在前面的话,不同公司有不同公司的规范,以下部分内容仅供参考,相关操作内容持续增加中-- 1.OrCAD的原理图检查步骤: 检查使用的所有器件是否是库里面的器件: 跨页符检查: 电气DRC检查: ...
Cadence 原理图操作记录
文章目录前言原理图添加Library 原理图重置器件编号原理图设计规则检查原理图导出PDF 原理图导出BOM 原理图导出网表微信公众号前言版本Cadence 17.2 原理图添加Libr ...
AD20/Altium designer——如何进行DRC检查、冲突的错误如何改正
对于一个画完的PCB,我们常常需要进行DRC检查,确保板子的电器连接及制作工艺在设定规则的范围内,本篇将介绍如何对PCB进行后期DRC检查处理,确保电路板出现不必要错误. 1.DRC检查入口 2.DR ...
altium designer执行DRC检查+消除绿色错误
由原理图生成PCB以后,各种显示绿色(也即PCB报错),如下图: 绿色的原因是DRC(Design Rule Check)检查未通过.解决方法是正确设置规则.但是在此之前,为了观感,我们先掩耳盗铃一下 ...

Cadence原理图DRC检查介绍

Cadence原理图DRC检查介绍相关推荐

最新文章

热门文章