orCAD原理图 DRC检查
DRC 检查的菜单步骤:
1、打开 ORCAD 软件,先选中整个 dsn 文件;
2、在Tools中点击Design Rules Check;
3、打开显示界面
①Scope:范围,是检查整个设计,还是只检查选中的部分;
②Mode:模式,是用事件还是实例,默认是实例(不明白啥意思),默认好了;
③Action:操作,第一个是要不要检查整个设计;第二个是在警告出做DRC标记;第三个是删除存在的DRC标记;第四个,不明白,保留DRC?放弃DRC?没选。
④Design Rules:设计规则,第一个是运行电气规则;第二个是运行物理规则。
4、电气规则
ORCAD显示不全,太水了。
check single node nets——检查单节点网络;
check unconnected bus net——检查未连接的总线网络;
check no driving source and Pin type connect——检查驱动接收等Pin Type的特性,这些在高速仿真时用到;
check unconnected pins——检查未连接的管脚;
check duplicate net names——检查重复的网络名称;
check SDT compatibility——检查SDT兼容性;
check off-page connector connect——检查跨页连接的正确性;
check hierarchical port connect——检查层次图的连接性;
Reports:
Report all net names——导出所有网络的名称;
Report misleading tap connection——导出误导的分接连接,不明白;
Report off_grid object——导出网格对象;
Report hierarchical ports and off-page connection:导出分层端口和分页图纸间接口的连接;
1,报错“Possible pin type conflict U?,SW1 Output Connected to Output”
问题现象: 电气规格检查包如下图错误
--------------------------------------------------
Checking Schematic: SCHEMATIC1
--------------------------------------------------
Checking Electrical Rules
ERROR(ORCAP-1628): Possible pin type conflict U?,SW1 Output Connected to OutputSCHEMATIC1, 41.PWR_VDDQ_GPU/VDD1 (9.50, 9.60)
ERROR(ORCAP-1628): Possible pin type conflict U?,SW2 Output Connected to OutputSCHEMATIC1, 41.PWR_VDDQ_GPU/VDD1 (9.50, 9.70)
ERROR(ORCAP-1628): Possible pin type conflict U?,SW2 Output Connected to Output
查看原理图:
问题原因:器件的引脚类型和直接连接的信号类型冲突了
解决方法:此类警告可直接忽略,或按如下方法处理
(1)单击出现警告的器件,右键选择 Edit Part(进入后封装界面后,使用Ctrl + N快捷键可实现不同Part的切换);
(2)双击出现冲突的引脚,修改引脚的Type类型,例如电源引脚可改为Passive类型;
改后:
参考:https://blog.csdn.net/weixin_39671078/article/details/85344762
2,#1 WARNING(ORCAP-36038): "No_connect" property on Pin "U1.Y5" ignored for U1:
问题原因:
解决办法;点击 place菜单栏下的 No Connect,然后鼠标会变成大“X”,去点击显示引脚上的小"X'
参考:https://blog.csdn.net/kfxyty/article/details/43406453
orCAD原理图 DRC检查相关推荐
- Cadence每日一学_11 | OrCAD原理图DRC检查、BOM表导出、PDF导出、网表导出
最近在学习小马哥的Cadence课程,该系列课程为学习笔记:使用Cadence Allegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程. 1. 准备工作 Caden ...
- Cadence原理图DRC检查介绍
背景:由于Cadence的DRC操作与AD不一样,在此记录并详细介绍其DRC检查 一.进入原理图工程 在原理图工程XXX.dsn上,才可以进行DRC操作.否则DRC功能是暗的 鼠标点击XXX.dsn, ...
- orcad DRC检查,元件C2都没连接,为什麼不报错
orcad DRC检查,元件C2都没连接,为什麼不报错 分割线-------------------------------------------------------------------- ...
- ORCAD 原理图中的基本操作
ORCAD 原理图中的基本操作 ================================================================ ORCAD支持单快捷键操作,这是太方便 ...
- 初学orCAD原理图
花了几天的时间把<orCAD&PADS高速电路板设计与仿真>看了好几遍,其实看这么多遍还不如实际动手去做一下,于是我从书后面的网址http://yydz.phei.com.cn/a ...
- OrCAD原理图绘制使用操作
文章目录 工程的创建 原理图整体设置 调用元器件库 常用元器件库调用 :key:一些元器件库介绍 :key:常用元器件搜索名 自建元器件库 新建元器件库 新建元器件 绘制元器件管脚设置 :key:Ho ...
- cadence allegro原理图DRC,生成网表与导入PCB
前言 allegro的原理图设计和PCB设计用的是两款软件.而连接两款软件的桥梁是一种叫网表(netlist)的东西.网表记录了原理图中所以的元器件,元器件封装以及网络连接. 原理图规则检查(DR ...
- OrCAD中DRC的使用简要说明
OrCAD中DRC的使用简要说明 1.DRC的使用 Scope entire:检查所有设计 selection:检查选中部分 Mode 理解Mode需要先理解instance(实例)和occurren ...
- PADS导入【ORCAD原理图文件】【导入ORCAD16.3原理图】 【layout如何进行“ECO对比更新”】【打开文件出错:*因为当前设计处于默认层模式下........】
PADS导入ORCAD原理图文件 首先我们要做的是在ORCAD中导出网络表,这里先切换到ORCAD工程界面选择tool->creat netlist...: 然后选择other栏选择padspc ...
最新文章
- tf.keras.layers.MaxPool2D 最大池化层 示例
- 在CentOS_Linux版虚拟机中安装VMTools工具
- linux cenots 查看cpu核数
- 2019.03.21 增删改
- CTFshow php特性 web129
- 2017年09月23日普级组 数列
- Python入门学习笔记11(静态方法、类方法与属性方法)
- 1 week110的zookeeper的安装 + zookeeper提供少量数据的存储
- zoj 1409 Communication System
- 维护2G网络的稳定必须提升到战略高度
- ++递归 字符串全排列_Ann全排列的枚举_递归实现(基于Python)
- 流体力学与流体计算力学基础(一)
- 认识卷积神经网络(卷积层和池化层)
- C/C++编程:仿函数
- mongodb数据库
- 苹果联合创始人Steve Wozniak:有点担心苹果的未来
- ng-alain php,基于阿里出得ng-Alain搭建后台管理系统
- 矩阵与逆矩阵的特征向量相同
- imperva agent 的重新注册
- 【渝粤题库】陕西师范大学200551 英语语音
热门文章
- A类计算机机房温度变化,夏季什么样的温度才是机房适合的?
- PS更新升级Adobe Camera Raw(ACR)15.3
- android 动画 最顶层_【尼康影像学院】使用SnapBridge连接照相机与智能手机(Android安卓系统)...
- axure 设置背景虚化_Axure如何做背景虚化?
- 高德地图 鼠标点击后 地图上点标记跟着变化
- 我对嵌入式软件的理解
- android 工具 Draw 9-patch 和去黑边
- Android界面美化的一点点积累
- Kubernetes 中的对象是如何删除的:Finalizers 字段介绍
- cms系统是什么,用哪个比较好。