OC、OD、线或线与逻辑

一.什么是OC、OD
集电极开路门(集电极开路 OC或源极开路OD)
open-drain是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即ttl中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。 open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。
开漏形式的电路有以下几个特点：
1.利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载.
2.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
3.可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
4.开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。
6.由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如
果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面
的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） 8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿

的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

二.什么是线或逻辑与线与逻辑？
在一个结点(线)上,连接一个上拉电阻到电源 VCC或 VDD和 n个 NPN 或 NMOS 晶体管的集电极 C或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上,只要有一个晶体管饱和,这个结点(线)就被拉到地线
电平上.
因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS),晶体管
就会饱和,所以这些基极或栅极对这个结点(线)的关系是或非 NOR逻辑. 如
果这个结点后面加一个反相器, 就是或 OR 逻辑.
注：个人理解：线与，接上拉电阻至电源。(~A)&(~B)=~(A+B)，由公式较容易理解线与此概念的由来；
如果用下拉电阻和 PNP或 PMOS 管就可以构成与非 NAND 逻辑, 或用负逻辑关系转换与/或逻辑.
注：线或，接下拉电阻至地。(~A)+(~B)=~(AB); 这些晶体管常常是一些逻辑电路的集电极开路 OC或源极开路 OD 输出端.这种逻辑通常称为线与/线或逻辑,当你看到一些芯片的 OC或 OD 输出端连在一起, 而有一个上拉电阻时,这就是线或/线与了,但有时上拉电阻
做在芯片的输入端内.
顺便提示如果不是 OC或 OD 芯片的输出端是不可以连在一起的,总线 BUS 上的双向输出端连在一起是有管理的,同时只能有一个作输出,而其他是高
阻态只能输入.

三.什么是推挽结构
一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(open collector)门电路 .如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路（可惜，图无法贴上）。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 T3、D1 拉出。这样一来，输出高低电平时，T3一路和 T4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。因此，推拉式输出级既提高电路的负载能力，又提高开关速度。供你参考。推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。

OC、OD、线或线与逻辑相关推荐

OC、OD、线与、线或、推挽概念
一.什么是OC.OD 集电极开路门(集电极开路 OC 或源极开路OD) open-drain是漏极开路输出的意思,相当于集电极开路(open-collector)输出,即ttl中的集电极开路(oc)输 ...
cmos管宽长比，OC, OD门和线与逻辑，传输门，竞争冒险，三态门
https://blog.csdn.net/vivid117/article/details/100187137 pmos,nmos宽长比https://blog.csdn.net/qq_340707 ...
理一理 OC/OD 门、开漏输出、推挽输出等一些相关概念
电子设计基础知识,讲一讲OC/OD门,开漏/推挽输出,以及图腾柱 ... 矜辰所致目录前言一.OC/OD 门 1.1 OC 门 1.2 OD 门 1.3 电路说明 1.4 应用二.开漏/推挽输 ...
基本概念：线与逻辑、锁存器、缓冲器、建立时间、缓冲时间
基本概念:线与逻辑.锁存器.缓冲器.建立时间.缓冲时间栏目:我的文章 | 作者:乐乐熊 | 点击: 68 | 回复:0 | 2006-5-25 15:49:11 锁存器:输出端的状态不会随输入端的状 ...
（14）FPGA面试题线与逻辑
1.1 FPGA面试题线与逻辑 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题线与逻辑: 5)结束语. 1.1.2 本节引言 "不积跬步,无以至 ...
从点到线：逻辑回归到条件随机场
开篇高能预警!本文前置知识: 1.理解特征函数/能量函数.配分函数的概念及其无向图表示,见<逻辑回归到受限玻尔兹曼机>和<解开玻尔兹曼机的封印>: 2.理解特征函数形式的逻辑回 ...
最全最走心：数电-数字电子技术复试/面试知识点大总结 (3-6更新中)
· 本文原文源自星峰研学电子通信电气考研,并在偏离重点的原文基础上大改特改.原文如下,由自己选择: <数字电子技术>经典面试121题(一) <数字电子技术>经典面试121题( ...
数字电路反相器符号_数字电路の门电路（1）
一 . 思维导图数字电路思维导图 2.1 二极管与门电路最简单的与门电路上述电路逻辑电平与真值表缺点:输出的高.低电平与输入的高.低电平数值不相等,差一个二极管的正向导通压降,如果把这个输出作 ...
数字逻辑电路(三、集成门电路与触发器)
1.分立器件及数字集成电路分类自二十世纪初期第一代电子器件真空管问世以来,电子器件和电子技术得到了飞速的发展.分立器件被广泛的应用到消费电子.计算机及外设.网络通信.汽车电子.LED显示屏等领域,大 ...
利用oc门或od门实现线与_TTL电平,CMOS电平,OC门,OD门基础知识
TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源. 输出高电平Uoh和输出低电平Uol Uoh≥2 ...

OC、OD、线或线与逻辑

OC、OD、线或线与逻辑相关推荐

最新文章

热门文章