本发明涉及干扰机技术领域，特别是基于DAC芯片的信号源生成系统。

背景技术：

随着现在通信技术的高速发展，对于装备的小型化、集成化、成本控制要求越来越高，如何设计出低成本、高集成度、小型化的装备是现阶段急需解决的问题。

现有信号源设计采用基带+上变频的方案设计实现，上变频采用基带信号与高频信号混频后实现，在混频过程中必然会有频率混叠、交调等现象出现，给设计带来很大难度，且技术指标不是很好；同时上变频模块在设备整机的成本、重量占比较大，造成一定的成本浪费且性能一般。对于高频率、高带宽信号的生成采用基带+上变频的方案设计，实现数字信号源的方案中，主要包括以下缺点：

1.信号杂散严重。在混频过程中必然会有频率混叠、交调等现象出现，给设计带来很大难度，且技术指标不是很好。

2.体积大，功耗高。上变频模块在设备整机的成本、重量占比较大，造成一定的成本浪费且性能一般。

3.通道数量多。由于无线通信设备体制众多，从VHF到6GHz，使用频率众多。受传统数字信号源带宽有限的影响，需要使用多个通道才能覆盖整个干扰频段。

4.频段固定，不易扩展，灵活性差。通常干扰机通道划分较多(通常10通道以上)，频段较为固定，且由于通信频段全球差异大，传统的干扰机为满足全球覆盖，往往需要以预留硬件通道的方式冗余设计，进一步增加设备体积、重量，但有时限于体积、功耗原因，频段扩展难度较大。这就使得整个干扰信号波形、干扰频段动态重构性差。

技术实现要素：

本发明所要解决的技术问题是：针对上述存在的问题，提供了基于DAC芯片的信号源生成系统。

本发明采用的技术方案如下：基于DAC芯片的信号源生成系统，包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述通道电路包括第一滤波器、第二滤波器、第三滤波器、合路器和2个输出端，所述第一DAC芯片、第二DAC芯片、第三DAC芯片分别连接第一DAC滤波器、第二DAC滤波器、第三滤波器，所述第一滤波器、第二滤波器均连接合路器，所述合路器和第三滤波器分别通过2个输出端输出2路射频信号。

进一步的，所述第一DAC芯片、第二DAC芯片、第三DAC芯片选用14位RF数模转换器，内核具有四通道开关结构。

进一步的，所述第一DAC芯片、第二DAC芯片、第三DAC芯片工作在基带模式输出0～1.425GHz的信号，工作在混合模式输出1.425GHz～4.2GHz的信号。

进一步的，所述通道电路还包括2个功分器，在2个输出端分别设置功分器，将每个输出端分出4组射频信号。

进一步的，所述通道电路还包括增益控制电路，合路器和第三滤波器输出信号通过增益控制电路后再通过2个输出端输出。

进一步的，所述增益控制电路包括MCU控制器和2组串联的衰减器和放大器，合路器和第三滤波器分别连接1个衰减器，2个放大器分别与功分器相连，所述MCU控制器与FPGA相连，并控制衰减器。

进一步的，所述FPGA模块采用8路合成，8路DDS同时输出同频率但相位相差1/8个相位累加值的数据，8路输出信号输入给DAC芯片并串转换，合成后生成单载波信号。

进一步的，多个单载波信号在时域相加得到多载波信号。

进一步的，所述基于DAC芯片的的信号源生成系统还包括：单片机控制电路，单片机控制电路与FPGA模块连接。

进一步的，所述基于DAC芯片的的信号源生成系统还包括：电源电路，电压电路采用+12V供电，通过电源电路的DC-DC模块进行分配。

与现有技术相比，采用上述技术方案的有益效果为：

(1)宽带通道设计，频段灵活组合。本发明采用三路宽带通道设计。可根据用户的实际需求，灵活设置所需干扰频段，以适应不用的应用需求。由于产品小巧，在扩展性方面，可通过简单的增加硬件模组的方式实现频段扩容，实现多频段的覆盖。因此，产品可灵活根据实际应用需求，配置所需干扰通道，避免冗余设计。

(2)降低干扰机体积、重量。通过射频高速DA直出的干扰信号的方案，省去了变频模块，产品集成度更高，结构更加紧凑，更加小型化、轻量化。

(3)提高干扰源信号质量。干扰源采用先进的软件无线电架构的设计思路，通过高速数字芯片能有效抑制输出信号的杂散，降低对信号输出端滤波器的要求。

附图说明

图1是本发明基于DAC芯片的的信号源生成系统总体框图。

图2是本发明模拟通道电路的结构示意图。

图3是本发明单载波生成过程中多路DDS信号合成原理。

图4是本发明多载波生成方法中采用Matlab工具作FFT分析频域示意图。

具体实施方式

下面结合附图对本发明做进一步描述。

实施例1：基于DAC芯片的的信号源生成系统，包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述第一DAC芯片、第二DAC芯片、第三DAC芯片根据实际情况分别被分配的不同的工作频段。

根据DAC特性，该DAC具备两种工作模式，当工作在基带模式时可以输出0～1.425GHz的信号，当工作在混合模式时可输出1.425GHz～4.2GHz的信号，另外为提高信号质量，避免多载波信号在放大时产生过多的交调信号，我们将输出信号频段进行划分，本实施例根据实际情况频段输出表如下表1。

表1频段输出表

通过DAC芯片后得到的射频信号通过第一DAC滤波器、第二DAC滤波器、第三DAC滤波器滤除镜像等带外无用信号，所述第一DAC滤波器、第二DAC滤波器的信号合成一路，合路之后的信号和另外一个滤波信号分别通过2个输出端输出2路射频信号。

在实施例1的基础上：为了增加每路射频信号的组数，输出4组2路多载波射频信号，设置2个功分器，在2个输出端分别设置功分器，将每个输出端分出4组射频信号。

如图1所示，为DAC芯片的多样式信号源总体框图。其硬件涉及包括以下几部分。

(a)信号生成电路

信号生成电路由FPGA+DAC芯片实现，实现任意信号波形的算法实现；设备DAC芯片选用高性能14位RF数模转换器(DAC)，支持最高达2.85GSPS的数据速率。DAC内核基于一个四通道开关结构，使双边沿时钟能够有效运行，配置为混频模式(Mix-Mode)或2倍插值时，能将DAC更新速率提高至5.7GSPS。它的高动态范围和宽带宽特性可产生高达4.2GHz的多载波。在基带模式下，可支持1至158个连续载波。还可以选择两个可选2倍插值滤波器，通过将DAC更新速率提高两倍来简化后重建构滤波器。

DAC芯片具体性能如下：

1)DAC更新速率：最高达5.7GSPS；

2)直接RF频率合成(2.85GSPS数据速率)；

3)直流至1.425GHz(基带模式)；

4)直流至1.0GHz(2倍插值模式)；

5)1.425GHz至4.2GHz(混合模式)。

(b)模拟通道电路

在AD得到了射频信号后，还需要对信号进行一系列调理，首先由于DDS原理的杂散效应，在通道电路中，必须对信号进行滤波处理，滤除带外杂散及镜频信号；在对输出信号滤波之后，为了保证信号远距离传输，对后端链路必备驱动能力，加入了增益控制电路，合路器和第三滤波器2路输出信号通过增益控制电路后再通过2个输出端输出。按照本系统设计要求，还需对信号进行功分处理，输出到对应的功率放大单元。

如图2所示，为一个模拟通道电路的框图。第一DAC芯片、第二DAC芯片、第三DAC芯片的DA1、DA2、DA3的输出信号分别通过衰减均衡，DA1、DA2对应的衰减均衡后的信号进入合路器，再依次经过衰减均衡、放大器放大、步进衰减、放大器放大到达功分器，形成1路4组信号，DA3对应的信号经过两次衰减均衡后，在依次经过放大器放大、步进衰减、放大器放大、衰减均衡到达功分器，再形成1路4组信号。SPI-FPGA控制器步进衰减过程。

(c)控制电路

单片机控制电路：采用ARM芯片作为主控制器，设计有千兆网卡(与升级、管理系统连接)、串口、CAN总线接口等，控制外围所有有关电路，包括上位机协议解析、放大单元控制、FPGA输出信号样式设置、设备状态读取上报等。

(d)电源电路

该信号源外部采用+12V供电，通过电源电路DC-DC模块进行分配后满足设备工作需求。

本发明中的多样式信号生成设计：不同样式的信号可由基带信号加载波调制得到，但由于干扰信号的载波频率较高，受FPGA数据处理时钟速度的限制，不能直接产生，处理中采用了DDS信号多路合成的方法。

a)单载波信号生成

以第一DAC芯片DAC1输出单载波为例进行说明，DAC1芯片工作在基带模式下，为了满足需求，其数字更新速率至少为2.2Gbps。受FPGA模块数据处理时钟管理速度的限制，不能直接产生，因此系统采用多路合成的方式，FPGA主时钟工作在275M，为配合DAC芯片2.2Gbps转换速率，FPGA内部采用8路合成，如图3所示，频率控制字P输入给相位累加器，相位累加器输出8路信号，8个DDS同时输出同频率(275M)但相位相差1/8个相位累加值的数据，最终将8路数据依次送入DAC1的两通道14位Selectio进行八路并串转换成2.2Gbps速率，从而直接合成频率0～1.1G的宽带信号。

DDS相位累加的位宽为48位，系统采样率275M，输出频率800M，根据公式(1)计算出DDS的频率控制字P，且相邻两路DDS的相位差为

b)多载波信号生成

多载波信号的生成是把多个单载波信号在时域相加得到。以1600M、1820M与2300M三个多载波信号生成为例。图4所示为三个信号通过Matlab工具作的FFT分析频域。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。