0、引言

本篇文章用于总结之前学习的time quest，并且我已经能够利用公式，计算出slack了，并能够根据setup slack来更改优化代码了。时光由隔了1个月，时序分析的路没有终点，本篇文章是对之前两篇的总结，然后time quest就暂告一段落了，以后随着学习IO约束等深入学习再来继续补充。目前的两篇已经能够解决大多数问题了。

https://blog.csdn.net/ciscomonkey/article/details/88046646

1、第一天

1、chip planner

只有在filter（布线）编译后，chip pannner里面才会完成布线。

其中黑色区域代表不可用，蓝色区域时刻用的，且蓝色越深说明使用的逻辑量越大，而一个长的方框就代表一个LAB，一个LAB里面有存在着16个LE，如下图，其中红色代表使用了寄存器，浅蓝色代表使用了LUT，而LUT正是组合逻辑，所有的组合逻辑都是靠LUT（查找表）来实现的。

使用专门的时钟管脚，而不自己分频产生时钟，FPGA使用PLL来产生全局时钟、或者专门的时钟管脚，保证了到达每个LAB的路径几乎都是一样的，减小了clock skew。

2、计算题

从fpga时钟管脚到达PLL的内部走线延时=2ns
从PLL输出时钟端到REG1的延时=2.5ns
从PLL输出时钟端到REG2的延时=1.5ns
数据到数据路径=3ns
Tcycle=8ns
Tsetup=0.5ns
Thold=0.5ns
求建立时间余量Tsslack?保持时间余量Thold
Tslack=1.5ns+8-0.5-(2.5+3)=9-5.5=3.5ns
Thold=2.5+8+3-（1.5+8+0.5）=3.5ns

以上计算只要理解了必备公式和示意图是非常简单的。

2、第二天

彻底理解Intel FPGA时序约束---最后总结（三）相关推荐

彻底理解Intel FPGA时序约束---解决方案篇（二）
文章目录引言 1.time-quest的GUI 1.1 时钟约束 1.2 Fmax Summary最大时钟频率 1.3 Report timing 报告时序 1.3.1分析setup slack余量 ...
最新的INTEL FPGA时序分析资料
文章目录最新的INTEL FPGA时序分析资料最新的INTEL FPGA时序分析资料详细介绍了FPGA开发设计时序分析理论,并且在工程设计中如何正确使用Timing Analyzer 工具进行时 ...
FPGA时序约束与分析（1） --- 时序约束概述
本系列参考文献 - FPGA时序与约束分析-吴厚航 FPGA从综合到实现需要的过程如下:synth_design -> opt_design -> place-design -> p ...
FPGA时序约束和timequest timing analyzer
FPGA时序约束和timequest timing analyzer FPGA时序约束时钟约束 #************************************************** ...
（126）FPGA面试题-做了哪些FPGA时序约束？
1.1 FPGA面试题-做了哪些FPGA时序约束? 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-做了哪些FPGA时序约束: 5)结束语. 1.1.2 ...
FPGA时序约束设计经验总结
1.1 FPGA时序约束设计经验总结 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA时序约束设计经验总结: 5)结束语. 1.1.2 本节引言 "不积 ...
FPGA时序约束分享04_output delay 约束
本文章探讨一下FPGA的时序input delay约束,本文章内容,来源于明德扬时序约束专题课视频. <FPGA时序约束分享01_约束四大步骤>概括性地介绍了时序约束的四个步骤,对时序约 ...
FPGA时序约束（一）基本概念入门及简单语法
文章目录一.建立时间和保持时间是什么? 二.时序分析分类三.时钟约束方法 3.1 时钟约束 3.2 输入延时约束 3.3输出延时约束 3.4时序例外四.时序约束语法补充文章目前大部分参考明德扬 ...
FPGA时序约束篇之时序分析与时序约束的作用
FPGA时序约束篇之时序分析与时序约束的作用一.写在前面二.名词解释三.举个栗子 3.1 降低时钟频率 3.2 提升时钟频率 END 一.写在前面在每个初学者学习FPGA设计时,都会听前辈 ...

彻底理解Intel FPGA时序约束---最后总结（三）

文章目录