verilog 学习记（如何编写assert）

2024-04-08 09:28:12

【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing @163.com】

我们在编写c代码的时候，一般测试的时候都要用assert进行判断。那么怎么在verilog中进行assert判断呢？大家知道，system verilog是包含有assert语句的，但是raw verilog没有。既然verilog 没有，那么我们可以自己定义一个module，一样可以实现assert的功能。今天在网上看到别人的描述，自己写了一段类似的代码，和大家一起分享一下。希望对大家有所帮助。

// author : feixiaoxing
// date   : 2017_01_19
// history:
//module assert(clk, in);// input & output
input clk;
input in;// wire & reg;
wire clk;
wire in;// inner wire & reg/* none */// always clause defined herealways @(posedge clk)
beginif(in !== 1)begin$display("assert happened in %m\n");$finish;end
endendmodule

verilog 学习记（如何编写assert）相关推荐

verilog学习记（测试和验证）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 平台的选择对于很多不是数字电路专业的同学来说,学习verilog的过程不算轻松.因为没有mod ...
verilog学习记（学习设计cpu）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 很早之前,自己就对cpu的设计非常感兴趣.和十几年前比较,现在网上开源的cpu代码还是很多的,比 ...
verilog学习记（tinyriscv mcu设计）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 网上其实有很多的cpu代码,很多都值得好好学一学.对于软件开发的同学来说,也有必要知道每一条指 ...
verilog学习记（verilog翻译成c）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 有的时候,写verilog代码时,不太确定是否正确,会写一段伪c代码来进行验证,比如 modu ...
verilog学习记（加法器）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 编程语言,光看书其实作用不大的,关键还需要自己进行实践.看书的时候,你觉得自己明白了.弄懂了, ...
verilog学习记（快速入门）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 在前面的一篇博客中,我们说到可以使用modelsim对verilog进行测试和仿真.事实上,还 ...
verilog学习记（开头篇）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 自从来苏州工作以后,写博客的频率明显降低了.这倒不是因为自己没有什么东西可以说的,主要是因为要 ...
verilog 学习记（mac安装iverilog和gtkwave）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 由于自己的电脑是mac,所以在安装方法和linux.windows不太一样,只能使用brew安 ...
verilog学习记（时序电路）
[ 声明:版权所有,欢迎转载,请勿用于商业用途. 联系信箱:feixiaoxing @163.com] 其实,在我看来不管学什么语言,必须去实践.其实,经过自己不断的打磨和练习,才能真正从错误中得到 ...

最新文章

热门文章