项目：串口接收—ram存储—TFT显示（完整设计）
2024-06-03 21:21:36
目的：
1.使用uart串口接收模块接收待显示的串行数据（像素RGB值）。
2.把待显示的数据写入ram中。
3.从ram中读取像素值到TFT显示屏中显示，并对应输出该像素的坐标值。
注意：
1.遵循uart协议的一个数据位宽为8，一个RGB565像素值位宽为16，所以接收两个再存入RAM中的一个存储单元。
2.由显示屏控制器发出读取数据的请求信号，再从ram中读出数据，传输到显示屏显示，总共慢了两拍，因此请求信号应该提前两拍发出。
3.在读取ram模块中可以控制在显示屏中显示的区域。用参数划定区域，然后区域内读取ram值并输出显示，区域外不读数据，输出0（黑屏）。
4.由于每个fpga芯片上的ram存储资源是有限的，只能存储定量的像素值，所以如果显示屏的分辨率太高，只能显示一部分区域。
5.ram资源的查找方法：①看fpga芯片有几个块ram资源
②到手册上查看该芯片上每个ram的存储容量。
③两个值相乘即是最大容量。
6.把两位低位宽数据存储成一位高位宽数据，可以利用计数器的奇偶，或者取它的高位。如：
框图：
实现：把之前的模块进行连线，并增加写入模块和读出模块。（为了相互适配，旧模块在本次设计中代码有所调整）
`timescale 1ns /1ns
module uart_ram_TFT_send_tb( );reg clk ;reg reset ;reg uart_tx ;wire [15:0]RGB565_data ;wire [15:0]vish_axis ;//显示的行坐标wire [15:0]visv_axis ;//显示的列坐标 reg [7:0] rand;reg [16:0]input_cnt ;uart_ram_TFT uart_ram_TFT_sim_send(//顶层连线clk,//50MHzreset,uart_tx ,RGB565_data,//输出的内容数据vish_axis ,//显示的行坐标visv_axis //显示的列坐标);initial clk = 1 ;always #10 clk = ! clk ;initial beginreset = 0 ;uart_tx = 1;input_cnt = 0 ;rand = 0 ;input_cnt = 0 ;#201 ;reset = 1 ;#800000;repeat(65536)begin#20 ;rand = {$random} % 255;#20 ;uart_input(rand); input_cnt = input_cnt + 1 ; end#1000 ;$stop ;endtask uart_input ;//设定一个任务uart_inpt，有一个输入端uart_tx_data_stm 。在这个task里可以对task外的变量进行赋值input [7:0]uart_tx_data_stm ;//不返回值,所以不能用x=uart_input。而是直接uart_input。begin //结构简单的begin-enduart_tx = 1 ;#20 ;uart_tx = 0 ;#8640 ;uart_tx = uart_tx_data_stm[0] ;#8640 ;uart_tx = uart_tx_data_stm[1] ;#8640 ;uart_tx = uart_tx_data_stm[2] ;#8640 ;uart_tx = uart_tx_data_stm[3] ;#8640 ;uart_tx = uart_tx_data_stm[4] ;#8640 ;uart_tx = uart_tx_data_stm[5] ;#8640 ;uart_tx = uart_tx_data_stm[6] ;#8640 ;uart_tx = uart_tx_data_stm[7] ;#8640 ;uart_tx = 1 ;#8640 ;end endtaskendmodule
module uart_ram_TFT(//顶层连线模块clk,//50MHzreset,uart_tx ,RGB565_data,//输出的内容数据vish_axis ,//显示的行坐标visv_axis //显示的列坐标);input clk ;input reset ;input uart_tx ;output [15:0]RGB565_data ;output [15:0]vish_axis ;//显示的行坐标output [15:0]visv_axis ;//显示的列坐标 //内部变量wire [7:0]parallel_data ;//串口接收模块接收的并行数据8位wire rx_done ;//串口接收模块接收8位数据结束信号//uart接收模块uart_receive_1 uart_receive(//串口接收模块.clk(clk) ,.reset(reset) ,.baud_rate(5) ,.uart_tx(uart_tx), .data(parallel_data) ,.rx_done(rx_done) ); //内部变量wire [15:0]addr_write ;//串口接收模块接收的并行数据8位wire [15:0]data_write ;//串口接收模块接收8位数据结束信号wire write_enable ;//写入使能信号//uart接收的数据存入ram模块uart_to_ram uart_to_ram(//将uart串口接收模块输出的数据写入ram中.clk(clk) ,.reset(reset) ,.data(parallel_data),.rx_done(rx_done),.addr(addr_write) ,.dout(data_write) ,.wenable(write_enable ) ); //内部变量wire clk_b ;//串口接收模块接收的并行数据8位wire [15:0]addr_read ;wire read_ram_request ;wire [15:0]read_data ;//ram存储模块RAM_DISPLAY RAM (.clka(clk), // input wire clka.ena(1), // input wire ena.wea(write_enable), // input wire [0 : 0] wea.addra(addr_write), // input wire [15 : 0] addra.dina(data_write), // input wire [15 : 0] dina.clkb(clk_b), // input wire clkb.enb(read_ram_request), // input wire enb.addrb(addr_read), // input wire [15 : 0] addrb.doutb(read_data) // output wire [15 : 0] doutb
);//内部变量wire disp_request ;wire [15:0]disp_data ;//从ram读数据模块ram_to_display ram_to_display(//读ram数据到显示屏模块.clka(clk),//输入时钟.reset(reset),//复位.data(read_data),//ram读出的数据16位.data_request(disp_request),//显示屏控制的的数据请求信号.h_axis(vish_axis) ,//行坐标.v_axis(visv_axis) ,//列坐标.clkb(clk_b),//显示屏控制器的输入时钟.addr_read(addr_read),//读ram的地址.read_ram_request(read_ram_request),//读ram请求信号 .display_data(disp_data)//显示屏控制器的数据输入信号 );//屏幕显示器控制模块VGA TFT_control(.clk(clk_b),.reset(reset),.content_data_request(disp_request),//数据请求信号.content_data(disp_data),//要显示的内容数据.RGB_data(RGB565_data),//输出的内容数据.vis_h_axis(vish_axis) ,//显示的行坐标.vis_v_axis(visv_axis) ,//显示的列坐标.vis_sig()//内容显示同步信号(高电平时显示)); endmodulemodule uart_receive(//串口接收模块clk ,reset ,baud_rate ,uart_tx, data ,rx_done );input clk ;input reset ;input [2:0]baud_rate ;input uart_tx ;output reg [7:0]data ;output reg rx_done ;reg rx_done_sig ;reg [2:0]r_data[7:0] ;//接收每一位数据reg [2:0]sta_bit ;reg [2:0]sto_bit ;reg [17:0]bit_tim ;//每一位持续的时间（计数）always@(baud_rate) //在这里一个 码元由一位组成，所以波特率=比特率begincase(baud_rate) //常见的串口传输波特率3'd0 : bit_tim = 1000000000/300/20 ; //波特率为3003'd1 : bit_tim = 1000000000/1200/20 ; //波特率为12003'd2 : bit_tim = 1000000000/2400/20 ; //波特率为24003'd3 : bit_tim = 1000000000/9600/20 ; //波特率为96003'd4 : bit_tim = 1000000000/19200/20 ; //波特率为192003'd5 : bit_tim = 1000000000/115200/20 ; //波特率为115200default bit_tim = 1000000000/9600/20 ; //多余的寄存器位置放什么：默认速率endcaseendwire [17:0]bit_tim_16 ;//每1/16位的持续时间（计数）assign bit_tim_16 = bit_tim / 16;wire [8:0]bit16_mid ; //在中心点产生采样脉冲 assign bit16_mid = bit_tim_16 / 2 ;//边沿检测reg [1:0]edge_detect ;always @( posedge clk or negedge reset )beginif (!reset )edge_detect <= 2'd0 ;else beginedge_detect[0] <= uart_tx ;edge_detect[1] <= edge_detect[0] ;endend wire byte_sta_neg ;assign byte_sta_neg = ( edge_detect == 2'b10 ) ? 1 : 0 ;//输入的数据开始出现下降沿，说明出现了起始位（一直运行？）reg receive_en ;//接收使能端reg [17:0]div_cnt ;//每1/16bit内的计数reg [7:0]bit16_cnt ;//计数到了第几个状态（10位，每位分成16份，总共160个状态）always @( posedge clk or negedge reset )beginif (!reset )receive_en <= 1'd0 ;else if ( byte_sta_neg ) //检测到下降沿，使能段有效（只要有下降沿就使能？）receive_en <= 1'd1 ;else if ( (rx_done) || (sta_bit >= 3'd4 )) receive_en <= 1'd0 ; //检测到结束信号，使能端无效else if ( ( bit16_cnt == 8'd159 ) && (div_cnt == bit_tim_16 - 1'd1 ) )//跑完159后re_en置零receive_en <= 1'd0 ;endalways@( posedge clk or negedge reset )beginif ( ! reset )div_cnt <= 18'd0 ;else if (receive_en)beginif ( div_cnt == bit_tim_16 - 1'd1 )//计数，每1/16bit清零div_cnt <= 18'd0 ; elsediv_cnt <= div_cnt + 1'b1 ; endelse div_cnt <= 18'd0 ;endreg bit16_pulse ;//产生采样脉冲always@( posedge clk or negedge reset )beginif ( ! reset )bit16_pulse <= 18'd0 ;else if (receive_en)if ( div_cnt == bit16_mid )bit16_pulse <= 1'd1 ;elsebit16_pulse <= 1'd0 ;elsebit16_pulse <= 1'd0 ; end always@( posedge clk or negedge reset )beginif ( ! reset )bit16_cnt <= 8'd0 ;else if (receive_en)begin if (( bit16_cnt == 8'd159 ) && (div_cnt == bit_tim_16 - 1'd1 ))bit16_cnt <= 8'd0 ;else if ( div_cnt == bit_tim_16 - 1'd1 )bit16_cnt <= bit16_cnt + 1'b1 ;endendalways@(posedge clk or negedge reset)beginif(!reset)beginsta_bit <= 3'd0 ;r_data[0] <= 3'd0 ;r_data[1] <= 3'd0 ;r_data[2] <= 3'd0 ;r_data[3] <= 3'd0 ;r_data[4] <= 3'd0 ;r_data[5] <= 3'd0 ;r_data[6] <= 3'd0 ;r_data[7] <= 3'd0 ;sto_bit <= 3'd0 ;endelse if (bit16_pulse)//舍弃前5后4取中7case(bit16_cnt)0: begin sta_bit <= 3'd0 ;r_data[0] <= 3'd0 ;r_data[1] <= 3'd0 ;r_data[2] <= 3'd0 ;r_data[3] <= 3'd0 ;r_data[4] <= 3'd0 ;r_data[5] <= 3'd0 ;r_data[6] <= 3'd0 ;r_data[7] <= 3'd0 ;sto_bit <= 3'd0 ;end5,6,7,8,9,10,11 : sta_bit <= sta_bit + uart_tx ;21,22,23,24,25,26,27 : r_data[0] <= r_data[0] + uart_tx ;37,38,39,41,42,43,44 : r_data[1] <= r_data[1] + uart_tx ; 53,54,55,56,57,58,59 : r_data[2] <= r_data[2] + uart_tx ;69,70,71,72,73,74,75 : r_data[3] <= r_data[3] + uart_tx ;85,86,87,88,89,90,91 : r_data[4] <= r_data[4] + uart_tx ;101,102,103,104,105,106,107 : r_data[5] <= r_data[5] + uart_tx ;117,118,119,120,121,122,123 : r_data[6] <= r_data[6] + uart_tx ;133,134,135,136,137,138,139 : r_data[7] <= r_data[7] + uart_tx ;149,150,151,152,153,154,155 : sto_bit <= sto_bit + uart_tx ;default ;endcaseendalways@( posedge clk or negedge reset )beginif ( ! reset )rx_done_sig <= 8'd0 ;else if ( ( bit16_cnt == 8'd159 ) && (div_cnt == bit_tim_16 - 2'd2 ) )//跑完159后产生一个rx_done信号rx_done_sig <= 8'd1 ;else if (rx_done_sig <= 8'd1 )rx_done_sig <= 8'd0 ;end always@( posedge clk or negedge reset )//接收完数据发出rx_doneif(!reset )rx_done <= 0 ;else if (rx_done_sig)rx_done <= 1 ;else if (rx_done )rx_done <= 0 ;always@( posedge clk or negedge reset )//接收完数据发出rx_done后，把数据从r_data传递给databeginif ( ! reset )data <= 8'd0 ;else if ( rx_done_sig )begindata[0] = ( r_data[0] >3 ) ? 1 : 0 ;data[1] = ( r_data[1] >3 ) ? 1 : 0 ;data[2] = ( r_data[2] >3 ) ? 1 : 0 ;data[3] = ( r_data[3] >3 ) ? 1 : 0 ;data[4] = ( r_data[4] >3 ) ? 1 : 0 ;data[5] = ( r_data[5] >3 ) ? 1 : 0 ;data[6] = ( r_data[6] >3 ) ? 1 : 0 ;data[7] = ( r_data[7] >3 ) ? 1 : 0 ;end
// else if ( receive_en )
// data <= 8'd0 ;endendmodulemodule uart_to_ram(//将uart串口接收模块输出的数据写入ram中clk ,reset ,data,rx_done,addr ,dout ,wenable );input clk ;input reset ;input [7:0]data;input rx_done;output reg [15:0]addr ;output reg [15:0]dout ;output reg wenable ;//ram的容量为256*256个像素，每个像素位宽16，共需256*256*2个8位的数据（131072）//用计数器来计数reg [16:0]pixel_cnt ;//131072always@(posedge clk or negedge reset)if(!reset)pixel_cnt <= 17'd0 ;else if ( ( pixel_cnt < 131071 ) && ( rx_done ) )pixel_cnt <= pixel_cnt + 1 ;else if (( pixel_cnt >= 131071 ) && ( rx_done ))pixel_cnt <= 17'd0 ;//需要一个寄存器，存两个8位，共16位reg [15:0]data_register ;always@(posedge clk or negedge reset)if(!reset)data_register <= 16'd0 ;else if ( rx_done )data_register <= { data_register[7:0] , data } ; //添加一个变化条件信号reg change_sig ;always@(posedge clk or negedge reset)if(!reset)change_sig <= 1'd0 ;else if ( rx_done && ( pixel_cnt[0] == 1 ) )change_sig <= 1'd1 ;else if ( change_sig == 1'd1 )change_sig <= 1'd0 ;//把每16位数据存进ram中，即输出16位数据always@(posedge clk or negedge reset)if(!reset)dout <= 16'd0 ;else if ( change_sig )dout <= data_register ;//产生一个写入ram的使能信号always@(posedge clk or negedge reset)if(!reset)wenable <= 0 ;else if ( change_sig )wenable <= 1 ;else if (wenable == 1)wenable <= 0 ;//产生写入ram的地址 //比weanbel和data提前变化，不然不满足下面除于2的条件，第0个地址将没有数据always@(posedge clk or negedge reset)if(!reset)addr <= 16'd0 ;else if ( rx_done && ( pixel_cnt[0] == 1 ) )addr <= pixel_cnt[16:1] ; //除于2 即舍弃最后一位（右移一位）endmodulemodule ram_to_display(//读ram数据到显示屏模块clka,//输入时钟reset,//复位data,//ram读出的数据16位data_request,//显示屏控制的的数据请求信号h_axis ,//行坐标v_axis ,//列坐标clkb,//显示屏控制器的输入时钟addr_read,//读ram的地址read_ram_request,//读ram请求信号display_data//显示屏控制器的数据输入信号 );input clka ;//输入时钟input reset ;//复位input [15:0]data;//ram读出的数据16位input data_request;//显示屏控制的的数据请求信号input [15:0]h_axis ;input [15:0]v_axis ;output clkb;//显示屏控制器的输入时钟output reg [15:0]addr_read ;//ram的读地址 输入信号output read_ram_request ;output wire [15:0]display_data;//显示屏控制器的数据输入信号my_PLL PLL//锁相环(.clk_out1(clkb), //40MHz.clk_in1(clka)//50MHz); //接下来设置两个区域信号，之所以分开，是为了控制地址和显示刚刚好，因为从显示屏发送读数据请求到ram的数据送到显示屏这个过程有两个周期的延迟//显示区域的地址wire field_h_addr ;//要显示区域的行范围assign field_h_addr = ( (h_axis >= 0 ) && ( h_axis < 255 ) ) ? 1 : 0 ;//到254wire field_v_addr ;//要显示区域的行范围assign field_v_addr = ( (v_axis >= 0 ) && ( v_axis <= 256 ) ) ? 1 : 0 ;//显示区域的范围wire my_field_addr ;assign my_field_addr = ( field_h_addr && field_v_addr && ( data_request ) ) ? 1 : 0 ;//显示区域的数据wire field_h_data ;//要显示区域的行范围assign field_h_data = ( (h_axis >= 0 ) && ( h_axis < 256 ) ) ? 1 : 0 ;//到255wire field_v_data ;//要显示区域的行范围assign field_v_data = ( (v_axis >= 0 ) && ( v_axis <= 256 ) ) ? 1 : 0 ;//显示区域的范围wire my_field_data ;assign my_field_data = ( field_h_data && field_v_data && ( data_request ) ) ? 1 : 0 ;//显示区域内读ram请求信号wire field_h_display ;//要显示区域的行范围assign field_h_display = ( (h_axis >= 0 ) && ( h_axis <= 256 ) ) ? 1 : 0 ;//到256wire field_v_display ;//要显示区域的行范围assign field_v_display = ( (v_axis >= 0 ) && ( v_axis <= 256 ) ) ? 1 : 0 ;assign read_ram_request = ( field_h_display && field_v_display && ( data_request ) ) ? 1 : 0 ;//( data_request ) ? 1 : 0 ;//读ram中的数据always@(posedge clkb or negedge reset )if(!reset )addr_read <= 0 ;else if ( my_field_addr )addr_read <= addr_read + 1 ;//显示屏控制器的数据输入信号assign display_data = ( my_field_data ) ? ( data ) : 0 ;
endmodulemodule VGA(clk,reset,content_data_request,//数据请求信号content_data,//要显示的内容数据RGB_data,//输出的内容数据vis_h_axis ,//显示的行坐标vis_v_axis ,//显示的列坐标vis_sig//内容显示同步信号(高电平时显示));input clk ;input reset ;input [15:0]content_data ;output content_data_request ;reg adjust_sig ;//数据请求信号output reg [15:0]vis_h_axis ;//显示的行坐标output reg [15:0]vis_v_axis ;//显示的列坐标reg horizontal_sig ;reg vertical_sig ; output reg [15:0]RGB_data ;output reg vis_sig ;//内容显示同步信号reg h_vis_sig ;//行内容显示同步信号reg v_vis_sig ;//列内容显示同步信号`include "VGA_resolution_parameter.v"//定义时间节点参数//行参数parameter h_pulse_start = 0 ; //行起始脉冲开始信号parameter h_pulse_end = `H_Sync_Time ;// 行起始脉冲结束信号 parameter h_content_start = `H_Sync_Time + `H_Back_Porch + `H_Left_Border ;//行内容开始信号 parameter h_content_end = `H_Sync_Time + `H_Back_Porch + `H_Left_Border + `H_Data_Time ;//行内容结束信号 parameter h_end = `H_Sync_Time + `H_Back_Porch + `H_Left_Border + `H_Data_Time + `H_Right_Border + `H_Front_Porch;//行结束信号 //列参数parameter v_pulse_start = 0 ; //列起始脉冲开始信号parameter v_pulse_end = `V_Sync_Time ;//列起始脉冲结束信号 parameter v_content_start = `V_Sync_Time + `V_Back_Porch + `V_Top_Border ;//列内容开始信号 parameter v_content_end = `V_Sync_Time + `V_Back_Porch + `V_Top_Border + `V_Data_Time ;//列内容结束信号 parameter v_end = `V_Sync_Time + `V_Back_Porch + `V_Top_Border + `V_Data_Time + `V_Bottom_Border + `V_Front_Porch;//列结束信号 //行与列 计数器reg [11:0]h_cnt ;reg [11:0]v_cnt ;always@(posedge clk or negedge reset)//行计数if(!reset)h_cnt <= 0 ;else if ( h_end - 1 <= h_cnt )//0-799h_cnt <= 0 ;else h_cnt <= h_cnt + 1 ;always@(posedge clk or negedge reset)//列计数if(!reset)v_cnt <= 0 ;else if (( v_end - 1 <= v_cnt ) && ( h_end - 1 <= h_cnt ))//0-524v_cnt <= 0 ;else if (( h_end - 1 <= h_cnt ) && ( v_end - 1 > v_cnt ))v_cnt <= v_cnt + 1 ; //产生行起始脉冲 always@(posedge clk or negedge reset)//if(!reset)horizontal_sig <= 1 ;else if( h_cnt == 0 )horizontal_sig <= 0 ;//1-96 共96else if ( h_cnt == h_pulse_end )horizontal_sig <= 1 ; //产生列起始脉冲 always@(posedge clk or negedge reset)//if(!reset)vertical_sig <= 1 ;else if(( v_cnt == 0 )&& ( h_end - 1 <= h_cnt ) )vertical_sig <= 0 ;//1-2 共2else if (( v_cnt == v_pulse_end )&& ( h_end - 1 <= h_cnt ) )vertical_sig <= 1 ; //产生行显示同步信号always@(posedge clk or negedge reset)//if(!reset) h_vis_sig <= 0 ;else if (( h_content_start - 2 <= h_cnt ) && ( h_content_end - 1 - 2 >= h_cnt )) //提前两拍保证输出在第145拍开始 h_vis_sig <= 1 ;//146 - 785共 elseh_vis_sig <= 0 ; //行坐标always@(posedge clk or negedge reset)//if(!reset) vis_h_axis <= 0 ;else if ( adjust_sig )beginif ( h_content_start - 1 == h_cnt ) vis_h_axis <= 1 ;//146 - 785共 else vis_h_axis <= vis_h_axis + 1 ; endelse if ( h_content_end <= h_cnt )vis_h_axis <= 0 ;//产生列显示同步信号always@(posedge clk or negedge reset)//if(!reset) v_vis_sig <= 0 ;else if (( v_content_start <= v_cnt ) && ( v_content_end >= v_cnt ) && ( h_end - 1 <= h_cnt ) ) v_vis_sig <= 1 ;else if (( v_content_start > v_cnt ) || ( v_content_end < v_cnt ) ) v_vis_sig <= 0 ; //列坐标always@(posedge clk or negedge reset)//if(!reset) vis_v_axis <= 0 ;else if (( v_content_start == v_cnt ) && ( h_end - 1 <= h_cnt ) ) vis_v_axis <= 1 ;//else if (( h_end - 1 <= h_cnt ) && ( v_content_end > v_cnt ) && ( v_content_start <= v_cnt ) )vis_v_axis <= vis_v_axis + 1 ; else if (( h_end - 1 <= h_cnt ) && (v_content_end <= v_cnt) )vis_v_axis <= 0 ;//调整信号 always@(posedge clk or negedge reset)if(!reset) adjust_sig <= 0 ;//else if ( ( v_vis_sig ) && ( h_vis_sig ) )adjust_sig <= 1 ;else adjust_sig <= 0 ;//请求信号assign content_data_request = ( ( v_vis_sig ) && ( h_vis_sig ) ) ? 1 : 0 ;//显示同步信号always@(posedge clk or negedge reset)//if(!reset) vis_sig <= 0 ;else if ( adjust_sig )vis_sig <= 1 ;else vis_sig <= 0 ;//显示always@(posedge clk or negedge reset)//if(!reset) RGB_data <= 0 ;else if ( adjust_sig )RGB_data <= content_data ;//else RGB_data <= 0 ;endmodule`define Resolution_480x272 1 //刷新率为60Hz其时钟频率为 9MHz
//`define Resolution_640x480 1 //刷新率为60Hz其时钟频率为 25.2MHz
//`define Resolution_800x480 1 //刷新率为60Hz其时钟频率为 33.264MHz
//`define Resolution_800x600 1 //刷新率为60Hz其时钟频率为 40MHz
//`define Resolution_1024x600 1 //刷新率为60Hz其时钟频率为 50.64MHz
//`define Resolution_1024x768 1 //刷新率为60Hz其时钟频率为 65MHz
//`define Resolution_1280x720 1 //刷新率为60Hz其时钟频率为 74.25MHz
//`define Resolution_1920x1080 1 //(1080p)刷新率为60Hz其时钟频率为 148.5MHz
//时钟频率计算公式：f = 1 / (（ 1 / 60 ） / ( H_Total_Time * V_Total_Time ) )`ifdef Resolution_480x272`define H_Right_Border 0`define H_Front_Porch 2`define H_Sync_Time 41`define H_Back_Porch 2`define H_Left_Border 0`define H_Data_Time 480`define H_Total_Time 525`define V_Bottom_Border 0`define V_Front_Porch 2`define V_Sync_Time 10`define V_Back_Porch 2`define V_Top_Border 0`define V_Data_Time 272`define V_Total_Time 286`elsif Resolution_640x480`define H_Right_Border 8`define H_Front_Porch 8`define H_Sync_Time 96`define H_Back_Porch 40`define H_Left_Border 8`define H_Data_Time 640`define H_Total_Time 800`define V_Bottom_Border 8`define V_Front_Porch 2`define V_Sync_Time 2`define V_Back_Porch 25`define V_Top_Border 8`define V_Data_Time 480`define V_Total_Time 525`elsif Resolution_800x480`define H_Right_Border 0`define H_Front_Porch 40`define H_Sync_Time 128`define H_Back_Porch 88`define H_Left_Border 0`define H_Data_Time 800`define H_Total_Time 1056`define V_Bottom_Border 8`define V_Front_Porch 2`define V_Sync_Time 2`define V_Back_Porch 25`define V_Top_Border 8`define V_Data_Time 480`define V_Total_Time 525 `elsif Resolution_800x600`define H_Right_Border 0`define H_Front_Porch 40`define H_Sync_Time 128`define H_Back_Porch 88`define H_Left_Border 0`define H_Data_Time 800`define H_Total_Time 1056`define V_Bottom_Border 0`define V_Front_Porch 1`define V_Sync_Time 4`define V_Back_Porch 23`define V_Top_Border 0`define V_Data_Time 600`define V_Total_Time 628`elsif Resolution_1024x600`define H_Right_Border 0`define H_Front_Porch 24`define H_Sync_Time 136`define H_Back_Porch 160`define H_Left_Border 0`define H_Data_Time 1024`define H_Total_Time 1344`define V_Bottom_Border 0`define V_Front_Porch 1`define V_Sync_Time 4`define V_Back_Porch 23`define V_Top_Border 0`define V_Data_Time 600`define V_Total_Time 628 `elsif Resolution_1024x768`define H_Right_Border 0`define H_Front_Porch 24`define H_Sync_Time 136`define H_Back_Porch 160`define H_Left_Border 0`define H_Data_Time 1024`define H_Total_Time 1344`define V_Bottom_Border 0`define V_Front_Porch 3`define V_Sync_Time 6`define V_Back_Porch 29`define V_Top_Border 0`define V_Data_Time 768`define V_Total_Time 806 `elsif Resolution_1280x720`define H_Right_Border 0`define H_Front_Porch 110`define H_Sync_Time 40`define H_Back_Porch 220`define H_Left_Border 0`define H_Data_Time 1280`define H_Total_Time 1650`define V_Bottom_Border 0`define V_Front_Porch 5`define V_Sync_Time 5`define V_Back_Porch 20`define V_Top_Border 0`define V_Data_Time 720`define V_Total_Time 750 `elsif Resolution_1960x1080`define H_Right_Border 0`define H_Front_Porch 88`define H_Sync_Time 44`define H_Back_Porch 148`define H_Left_Border 0`define H_Data_Time 1920`define H_Total_Time 2200`define V_Bottom_Border 0`define V_Front_Porch 4`define V_Sync_Time 5`define V_Back_Porch 36`define V_Top_Border 0`define V_Data_Time 1080`define V_Total_Time 1125 `endif
项目：串口接收—ram存储—TFT显示（完整设计）相关推荐
- 搭建串口收发与存储双口RAM简易应用系统
搭建串口收发与存储双口RAM简易应用系统 为了实现通过串口发送数据到 FPGA 中, FPGA 接收到数据后将数据存储在双口 ram 的 一段连续空间中,当需要时,按下按键 S0,则 FPGA 将 R ...
- 项目总结一：串口通信 || 串口接收数据和写入的数据不一致
在做项目串口通信时遇到一个奇怪的bug,我写入的一个两个字节short类型数据3,接受到的数据很奇怪有时是一个很大的数,有时又是300多,为了找到原因也是废了一些时间,这里给分享一下,希望对做串口通信 ...
- N76E003 串口接收字符串，完整输出
最近调试新唐的N76E003单片机的串口收发,官方及网上对单字节的收发的城西都有,很简单就完成了. 问题是比如:N76E003串口,接收连续数据不完整怎么解决,N76E003串口接收不定长的字符串怎么 ...
- 关于qt串口接收不完整，qstring转16进制
关于Qt串口接收不完整 定时器接收 进制转换 定时器接收 之前,看了很多关于Qt接收的文章,貌似很少提到接收不完整,提到的做法就是让你一个一个判断,做一个状态机,有点臃肿:在实际工程里面,一般是发一个 ...
- 多串口接收数据并显示-自定义串口通信类-调用委托显示数据-保存数据-实例：10串口接收数据并显示加保存
当时搜了很久,没咋都到合适的思路,就自己整理一份吧 大致实现的功能: 通过串口接收数据,进行解析,然后显示,或者保存数据: 主要:多个串口接收显示都能用: 大致思路: 1.新建一个类SerialPor ...
- VSM Studio Arduino 数码管显示串口接收数字
VSM Studio Arduino 数码管显示串口接收数字 Proteus仿真 本示例通过Proteus软件自带的示例修改来的 原示例<Arduino 7-segment & term ...
- 关于stm32串口接收发送数据不完整的相关问题
如果串口接收数据,数据传输的比较快,这个时候还要使用同一个串口发送数据. 如果是在主函数中使用HAL_UART_Receive();,这个时候不管使用HAL_UART_Transmit();还是使用H ...
- Arduino UNO + DS1302利用31字节静态RAM存储数据并串口打印
Arduino UNO + DS1302利用31字节静态RAM存储数据并串口打印 DS1302中的31字节的非易失性静态RAM.可以用来临时保存一些重要数据. DS1302模块 DS1302简介 DS ...
- 串口发送+RAM+VGA传图
串口发送+RAM+VGA传图 前言 一.结构总体设计 二.顶层模块 三.img_rx_wr模块 四.UART_rx模块 五.VGA_CTRL模块 六.parameter.v文件 七.clk_IP和RA ...
最新文章
- Linux 磁盘挂载
- 请问大数据有没有速成的方法？嗯 真的没有
- UIBubbleTableView
- [Bjoi2014]大融合
- 细数移动IM开发中的那些坑
- python链表添加多个值_Python基础10之数据结构（下）
- Spring Boot 2.X 使用@Cacheable时注意事项
- Json字符串和Json对象的简单总结
- 记录日志的测试软件_教程：测试期间的日志记录
- 【渝粤教育】电大中专学前儿童健康教育作业 题库
- 一个显示日期的工具类
- lhgdialogV2.37 使用
- 用mtrace定位内存泄漏
- AAAI 2021中的目标检测（详细版with code）
- 【Vue】自定义指令（全局定义 局部定义）
- php获取当天日期及星期几,[PHP]获取当天或指定日期属于星期几
- python替换word中字符串_python：替换/替换字符串中的所有wholeword匹配
- 三星 NAND 存储器新厂施工顺遂，上半年有望如期投产
- numpy.ndarray size changed, may indicate binary incompatibil
- enlightenment提权的工具