PCIE中的加扰与解扰

PCIE中的加扰与解扰

1)什么是加扰（scrambler)?

所谓加扰是将源数据流与一个随机序列异或后，再发送出去，异或操作完成后的数据流基本是伪随机的。

Scranbker的主要作用就是通过“加扰”的方法消减EMI噪声，所谓加扰是将源数据流与一个随机序列异或后，再发送出去。此时被发出的数据流也基本是伪随机的，从而降低了发送数据时产生的EMI噪声。

2)异或使用的随机序列是如何产生的？

以PCIE 为例，PCIE总线通过一个16位线性反馈移位寄存器(Linear Feedback Shift register, LFSR),产生为随机序列，该移位寄存器的表达式如下所示：

G(x)=X^16+X^5+X^4+X^3+1

该公式是一个本原多项式（具有最大周期的不可以约多项式），使用该公式可以产生一个周期为216-1的伪随机序列。对应的，由本预案多项式作为生成多项式所产生的LFST序列为最大周期序列。这些序列一般被称为m-序列，在m-序列中“0”和“1”所占的比例相对均衡，但是1的个数比0的个数多1，因为全0不能作为初始值，，也不可能是中间状态。

源数据流与这个伪随机序列中的字符流进行异或操作，从而称为一个相对较为随机的字符流，从而降低了数据流的EMI噪声。

3)什么是解扰（de-scrambler)?

PCIE数据发送端有加扰，数据接收端也有解扰操作，解扰与加扰使用相同的公式，必须完全同步，即LFSR使用相同的初始值。在PCIE链路的两端，该初始值为0xFFFF。PCIE链路两端设计每次加解扰一个8b数据后，LFSR进行8次移位操作。

4)初始值是怎么使用的？

PCIE中的加扰与解扰相关推荐

FPGA中加扰与解扰的实现
加扰器的作用一般来说,数字通信系统的设计及其性能都与所传输的数字信号的统计特性有关.在数字通信设备中,通常从0和1码的交变点提取位定时信息,若经常出现长0或1游程,则将影响位同步的建立和保持.如果数 ...
5G NR的加扰与解扰
[声明]:本文为原创文章,发表于wingsofsilence的CSDN博客. 欢迎转载,但请务必保留本信息,注明文章出处. 本文作者: wingsofsilence 本文原始地址:http://bl ...
LTE-5G学习笔记31--5G NR的加扰与解扰
解扰在接收端流程中的位置如下图: 第一部分:加扰加扰的目的主要在于: 1.减小临小区间的干扰.在发送端用小区专用扰码序列进行加扰,接收端再进行解扰,只有本小区内的UE才能根据本小区的ID形成的小区专 ...
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
目录 1.算法仿真效果 2.算法涉及理论知识概要 3.Verilog核心程序 4.完整算法代码文件 1.算法仿真效果本系统进行了两个平台的开发,分别是: Vivado2019.2 Quartusii ...
SATA系列专题之二： 2.2 Link layer链路层加扰/解扰/CRC解析
一.故事前传我们之前说到Link layer的结构,link layer的作用大致可以包括以下几点: Frame flow control CRC的生成与检测对数据与控制字符的Scrmable/D ...
【GAOPS050】自同步加扰和帧同步加扰
扰码的类型帧同步扰码(FrameSynchronous Scrambling,FSS) 帧同步扰码通用结构 x最高次为n,则有n个寄存器加扰和解扰两端的初始值和多项式必须一致. 举个例子分布式抽 ...
整数加扰 c语言,基于地址加扰的嵌入式系统安全防护研究
随着嵌入式系统应用的日益广泛,其安全性保障也日益迫切,尤其是存储器中的数据和指令需要严格的安全保障.目前,对片外存储器的安全防护有Execute-Only Memory(XOM)[1].PE-ICE/ ...
FPGA数字信号处理（26）加扰器与解扰器设计
加扰与解扰设计数字通信系统时,必须考虑发送信息的信号特征,这些特征会影响到设计性能.总的来说,发送的信息应注意:(1).避免出现长串的0或1,否则对于从0.1交换点处提取位同步信息的系统,容易错判导 ...
全部都显示服务器已加扰,特殊字符在浏览器中正确显示，但在phpMyAdmin中加扰...
我有一个php netbeans项目.该项目的编码是UTF-8.特殊字符在ide中正确显示. (img 1)特殊字符在浏览器中正确显示,但在phpMyAdmin中加扰我使用phpmyadmin,整个 ...

PCIE中的加扰与解扰

PCIE中的加扰与解扰相关推荐

最新文章

热门文章