简介

本文主要讲解一些关于PL-PS的中断信号需要注意的事项，在vivado中许多的IP核都带有中断输出信号比如：
1）AXI_UartLIte 这是一个小数据量的串口IP核，图中interrupt接口就是输出中断信号的接口。

2）AXI_IIC这是一个IICIP核，图中iic2intc_irpt就是中断输出信号的接口。

注意事项

1）有如此多的中断信号但是在ZYNQ的板子上确只有一个中断接受的接口（图中红框），如何连接？

这就需要使用另外一个IP核（concat），该IP核可以将并行信号转换为串行信号（简单的理解就是多条信号变为一条信号，双击可以修改输入通道的数量）。连接时将IP核的中断信号连接在in0接口，dout接口与zynq的IRQ_F2P连接。

concat ip核双击后的界面：

2）如图PL端可以使用的中断ID从61-68，84-91，一共16个中断ID。使用中依据concat输入的顺序从小到大依次分配ID（分配过程中不得跳过或者重复分配，否则会导致无法进入中断或者卡中断的现象）

（本文持续更新！）

ZYNQ_使用PL-PS的中断相关推荐

zynq网络时钟控制寄存器_ZYNQ笔记（6）：普通自定义IP封装实现PL精准定时中断...
软件的定时中断很难控制精准触发沿的位置,可以通过 PL-PS 的中断完成精准的定时中断.PL 的中断通过 Verilog 代码产生,这样紧密结合 PS-PL 的处理,发挥各自的优势. 一.PL 侧定时 ...
Xilinx ZYNQ Ultrascale+ 性能测试之 PL/PS PCIe Root Port NVMe
Xilinx ZYNQ Ultrascale+ PL/PS PCIe Root Port NVMe 性能测试 Xilinx MPSOC NVMe M.2 盘 PL 8G PCIe x4 PS 5G P ...
ZYNQ-7 PS的中断
先上专业名词: IRQ:Interrupt Request,中断请求 FIQ:Fast Interrupt Request,快速中断请求 PPI:private peripheral interrup ...
xilinx ZYNQ 7000 AXI GPIO
.0AXI GPIO 第一部分 PS 和 PL之间的通讯有一个接口称为AXI.AXI总线具体的内容这边不去深究,可以理解为一种特殊协议的通讯方式. AXI GPIO是什么意思? PL是FPGA它可以做 ...
zynq开发系列5：通过AXI GPIO的中断实现PL端按键控制PS端LED（SDK开发详解）
axi_gpio是PL端gpio(FPGA资源搭建的软核),ps7_gpio是ps端gpio(硬核).打开Documentation的示例Examples,可知第二个是关于中断的示例.导入示例impo ...
zynq开发系列5：通过AXI GPIO的中断实现PL端按键控制PS端LED
在pg144-axi-gpio(LogiCORE IP Product Guide)中可以看见AXI GPIO提供通用输入输出接口到AXI接口,32位软核,设计与AXI4-Lite接口进行连接.IOP ...
zynq IRQ_P2F ----ps中断pl
在zynq 学习中,中断分PPI,SGI,SPI.其中spi产生的中断可以给cpu,也可以给PL. 在xilinx官方资料里绝大部分是PL中断ps的examples,常见的就是GPIO中断-按键中断 ...
【JokerのZYNQ7020】INTERRUPT(PL产生，PS处理)。
软件环境:vivado 2017.4 硬件平台:XC7Z020 由图中可见,中断大体分为三类,包括SGI(软件中断).PPI(私有中断).SPI(共享中断). 每个CPU均有16个SGI ...
ZYNQ PS端模块读书笔记-中断
作者:ShownSun 工作室:时沿科技文章目录 ZYNQ PS端模块读书笔记-中断 0 引言 1 环境 1.1 私有.共享和软件中断 1.2 通用中断控制器 1.3 复位和时钟 1.4 模块框图 ...
ZYNQ Linux 逻辑端(PL)中断demo
一.关于本demo 1.本demo中,zynq运行linux系统,包含一个自定义的PL端IP外设. 2.开发板从sd卡启动. 3.主要参考文献为xilinx ug1165 zynq embedded ...

ZYNQ_使用PL-PS的中断

简介

注意事项

ZYNQ_使用PL-PS的中断相关推荐

最新文章

热门文章