DDR4原理及硬件设计
DDR4-DRAM的工作原理
其引脚按照功能可以分为7类:前3类为电源、地、配置。
后4类为:控制信号、时钟信号、地址信号、数据信号
电源、地、配置信号的功能很简单,在此不赘述。控制信号主要是用来完成DDR4与DDR4 Controller之间的状态切换。
DDR4中最重要的信号就是地址信号和数据信号。
如上DDR4芯片有20根地址线(17根Address、2根BA、1根BG),16根数据线。在搞清楚这些信号线的作用以及地址信号为何还有复用功能之前,我们先抛出1个问题。假如我们用20根地址线,16根数据线,设计一款DDR,我们能设计出的DDR寻址容量有多大?
按照课本中学到的最简单的单线8421编码寻址的方式,我们知道20根地址线(连读写控制信号都不考虑了)的寻址空间为2^20,16根数据线可以1次传输16位数据,我们能很容易计算出,如果按照单线8421编码寻址方式,DDR芯片的最大存储容量为:
Size(max)=(2^20)x16=1048576x16=16777216bit=2097152B=2048KB=2MB。
但是事实上,该DDR最大容量可以做到1GB,比传统的单线编码寻址容量大了整整512倍,它是如何做到的呢?
答案很简单,分时复用。
我们把DDR存储空间可以设计成如下样式:
首先将存储空间分成两个大块,分别为BANK GROUP0和BANK GROUP1,再用1根地址线(还剩19根),命名为BG,进行编码。
若BG拉高选择BANK GROUP0,拉低选择BANK GROUP1。(当然你也可以划分成4个大块,用2根线进行编码)
再将1个BANK GROUP区域分成4个BANK小区域,分别命名为BANK0、BANK1、BANK2、BANK3。然后我们挑出2根地址线(还剩余17根)命名为BA0和BA1,为4个小BANK进行地址编码。
此时,我们将DDR内存颗粒划分成了2个BANK GROUP,每个BANK GROUP又分成了4个BANK,共8个BANK区域,分配了3根地址线,分别命名为BG0,BA0,BA1。然后我们还剩余17根信号线,每个BANK又该怎么设计呢?这时候,就要用到分时复用的设计理念了。
剩下的17根线,第一次用来表示行地址,第二次用来表示列地址。
原本传输1次地址,就传输1次数据,寻址范围最多16KB(不要读写信号,(2^17/1024)/8=16KB)。
现在修改为传输2次地址,在传输1次数据,寻址范围最多被扩展为2GB(2^17 * 2 ^17/2 ^30)/8=2GB)。虽然数据传输速度降低了一半,但是存储空间被扩展了很多倍。这就是改善空间。
所以,剩下的17根地址线,留1根用来表示传输地址是否为行地址。
在第1次传输时,行地址选择使能,剩下16根地址线,可以表示行地址范围,可以轻松算出行地址范围为2^16=65536个=64K个。
**在第2次传输时,行地址选择禁用,剩下16根地址线,留10根列地址线表示列地址范围,可以轻松表示的列地址范围为2^10=1024个=1K个,**剩下6根用来表示读写状态/刷新状态/行使能、等等复用功能。
这样,我们可以把1个BANK划分成67108864个=64M个地址编号。如下所示:
在每个地址空间中,我们16根数据线全部用起来,一次存储16位数据
所以1个BANK可以分成65536行,每行1024列,每个存储单元16bit。
每行可以存储1024x16bit=2048B=2KB。每行的存储的容量,称为Page Size。
单个BANK共65536行,所以每个BANK存储容量为65536x2KB=128MB。
单个BANK GROUP共4个BANK,每个BANK GROUP存储容量为512MB。
单个DDR4芯片有2个BANK GROUP,故单个DDR4芯片的存储容量为1024MB=1GB。
至此,20根地址线和16根数据线全部分配完成,我们用正向设计的思维方式,为大家讲解了DDR4的存储原理以及接口定义和寻址方式。
DDR4硬件详细设计
DDR的硬件设计步骤
DDR内存颗粒选型
It has 16/32 bits DDR3L/4 up to 2400 MT/s, parallel NAND, serial NOR interfaces.
结合产品需求:容量8Gb,那我们基本可以锁定DDR的详细规格了。
DDR的硬件电路搭建
设计逻辑器件电路,就要有逻辑思维,最简单的逻辑思维,就是分组。
所以,先了解DDR控制器的硬件接口。控制器硬件PIN脚可以分为电源组,配置组,控制组,时钟组,地址组,数据组。
电源组和配置组接口如下,供电,接电阻就可以完成,1.2V的供电,尽可能要平稳,此处忽略。ZQ电阻是用来校准ODT阻抗的,我们后面会讲到。
接下来是阻抗匹配,地址信号都需要外部加49欧姆匹配电阻到电源或者GND,数据信号,则不需要。因为DDR内部集成ODT功能,只需要通过配置,即可完成每组数据线的阻抗匹配。
特性与电气参数
DDR4有哪些特性?
很明显,电压越来越低了,频率越来越高了,数据总线由单端发展为差分了。我们发现这与总线的发展史有异曲同工之妙。
如上就是DDR的技术发展规律,也是很多总线的发展规律。掌握规律,我们再来看特性,DDR4电平1.2V,DQS信号走差分,频率在1600Mbps~3200Mbps.
DDR4有哪些关键信号?
DDR4都有哪些关键信号呢?一张图就可以看明白。有CK,ADDR,DQS,DQ,DQM信号,在电路之外,还能看到使能,复位,ODT,ZQ。
由于数据传输才是DDR的主要业务,所以在DDR进行数据传输时,需要增加额外的措施来保证数据传输,所以DDR4增加了新的角色,DQS,DQ,DM信号。
除了眼图,DDR4还看那些电气参数?
DDR4设计是否设计OK,就需要看DDR4的量测参数是否满足JEDEC规范。那规范中都定义了哪些电气参数呢?每个电气参数又代表了什么意义?接下来我们做简要介绍。
对于每个信号,协议规范都会在这4个维度上对信号完整性进行定义规范。
3. 差分信号交叉点电压。
为了满足信号的建立和保持时间,差分信号单端交叉点必须保证在一定的范围内。
交叉点以V DD/2作为参考电压,测量的是相对于V DD/2的偏离,偏离得越小越好。
5. 斜率降额。
总线的规范中有两种测量斜率的方式,分别是常规的测量方式和切线测量方式,以地址、控制和命令信号为例,其定义如下图所示。
DDR4原理及硬件设计相关推荐
- DDR4原理、硬件设计
目录 DDR4的工作原理以及寻址方式 DDR4是什么? DDR4硬件详细设计 DDR的硬件设计步骤 DDR内存颗粒选型 DDR的硬件电路搭建 特性与电气参数 DDR4有哪些特性? DDR4有哪些关键信 ...
- DDR4 硬件设计笔记
1 DDR4概述 DDR4全称,DDR4-DRAM,与其他DDR系列DRAM一样,是当前电子系统架构中使用最为广泛的的RAM存储器.DRAM全称Dynamic Random Access Memory ...
- PADS Logic电路原理pcb设计(线路硬件设计实践问题总结)
电子线路硬件设计实践过程问题总结 一.原理图常见问题 1.没有正确设置显示格点和设计格点,导致在建立原理图库文件时管脚与管脚之间的距离不均衡或者在连线时经常对不齐,连续容易扭曲.如图所示: 图:设计格 ...
- 硬件设计:电源设计--DC/DC工作原理及芯片详解
硬件设计:电源设计--DC/DC工作原理及芯片详解 参考资料:DC/DC降压电源芯片内部设计原理和结构 MP2315(DC/DC电源芯片)解读 DC/DC电源详解 第一次写博客,不喜勿喷,谢谢!!! ...
- [Altium Designer 2020 硬件设计]原理图封装库创建及多部分组成单个器件原理图库创建
通用准备工作 1.创建一个工作区,用于保存本教程内的所有工程. 2.创建一个原理图库. 3.绘制原理图库封装. 1.创建一个新的设计工作区 文件->新的->设计工作区 2.右击工作区,选择 ...
- SoC嵌入式软件架构设计之二:虚拟内存管理原理、MMU硬件设计及代码分块管理...
程序的大部分代码都可以在必要的时候才加载到内存去执行,运行完后可以被直接丢弃或者被其他代码覆盖.我们PC上同时跑着很多的应用程序,每个应用程序使用的虚拟地址空间几乎可以整个线性地址空间(除了部分留给操 ...
- 快速入门ESP32的硬件设计原理以及典型应用案例UART串口转WIFI智能硬件,以及ESP32-Lyra(智能音频台)设计方案。
前言:可私信免费领取 该手册是中文版的ESP32硬件设计指南,提供了ESP32 系列产品的硬件信息,包括ESP32 芯片,ESP-WROOM-32 模组以及ESP32-DevKitC 开发板.包含开发 ...
- 硬件设计从0到1之基本工具
硬件设计过程离不开各种辅助设计工具,掌握这些工具是日常工作必备技能.当然此处所说的"工具",不仅仅是包括了绘制原理图.PCB图的EDA工具,也包括了查找元器件datasheet.制 ...
- Android之 震动(Vibrator)如何贯通Android系统 (从硬件设计 -- 驱动 -- HAL -- JNI -- Framework -- Application)
在Android 2.3(Gingerbread) 系统的时候,我写过一篇关于"Android 震动马达系统"的文章,当时的Linux内核还是2.6版本的.写那篇文章的目的 ...
最新文章
- 【mongodb系统学习之六】mongodb配置文件方式启动
- varchar与varchar2的区别
- JAVA程序通过JNI调用C/C++库
- qdu_ACM集训队3月5号组队训练
- 关于 not enough actual parameters for macro ...
- 终于明白如何去写原生AJAX
- 修改intellij(idea)中mybatis对应的xml背景颜色
- ACKRec:注意力异构图卷积深度知识推荐器 SIGIR 2020
- 知名网游Server端架构分析
- mysql 数据库建模工具 mysqlworkbench
- 标准差和标准误差、平均值
- 1143 Lowest Common Ancestor
- 查询手机号的归属地及运营商接口
- SAP ABAP ZBA_R005获得事务代码分段,完成关键用户参数权限
- 僵木蠕病毒快速处置建议(零成本)
- 使用pyechart生成节点关系图
- tf.layers.flatten()使用
- 每天学一点英文:Espresso 20210818
- Linux系统与Windows系统之间共享文件资源
- 电脑android模拟器下载地址,仙域奇缘电脑版怎么下载 安卓模拟器电脑版下载地址...
热门文章
- mysql创建表里主码和外码_SQL语言创建表时候怎么定义主码和外码
- Go webrtc项目pion创始人专访 | Gopher Daily (2021.04.07) ʕ◔ϖ◔ʔ
- Slidworks2018基础到实战设计视频教程 产品建模 渲染 钣金设计
- 【光照感知子场:差分感知融合模块与中间融合策略相结合】
- HTML网页获取当前定位经纬度/地理位置定位/百度定位/高德定位
- 淘宝API app商品搜索
- 【浅析华容道之一】华容道的前世今生
- 《LeetCode刷题》—121. 买卖股票的最佳时机
- DANet Daul Attention位置和通道注意力(PAM&CAM)keras实现
- 关于Mac本中的Pycharm如何设置字体大小?