ABOV(14) UART

USI0 异步数据接收

接收外部数据结构时，UART包括一个时钟和数据恢复装置。时钟恢复逻辑用于将内部产生的比特率时钟和从RXD0引脚引入的异步连续数据结构同步。

据恢复逻辑对引入进行采样和低通滤波，这样可以消除RXD0脚上的干扰

下面举例说明对一个引入结构的开始位进行采样的过程。采样率为波特率正常模式时16次。，双速模式（DBLS0=1）时8次，水平箭头表示的是由于异步采样引起的同步变化，注意多数时间显示的都是双速模式。

当接收使能时（RXE=1），时钟提取逻辑尝试在RXD0上查找一个由高到低的过度变化，这是开始位的条件。在RXD0上检测到由高到低的变化时，常规模式中时钟提取逻辑采用采样的8，9和10位以用于检测是否接收到有效的开始位。如果采样到多个俩个的逻辑低电平，就认为是有效的开始信号，同时内部产生的时钟同步进入的数据。

综上所述，当接受时钟和开始位同步时，数据传送开始。数据获取的过程和时钟获取的过程是类似的。常规模式时每个引入的位数据覆盖逻辑采样16次，双速模式时采样8次。常规模式时采样的8，9，10决定数据值。如果采样到多个2个的低电平，接受位认为是逻辑‘0’如果采样到多于2个的高电平，则认为是逻辑‘1’。数据覆盖过程一直被重复直到包含一个停止位的完整的数据接收完成。决定位的值按顺序存储到接收移位寄存器。注意接收器只使用第一个停止位。在内部接收到第一个停止位后，接收器进入空闲状态等待开始位。

检测停止位的过程和时钟、数据的获取过程类似。也就是，如果采样到多于2个或3个中间值是高电平，就认为检测到停止位，否则，FE标志位置位。在确定第一个停止位有效后，接收器进入空闲模式等待下一个开始位。

ABOV(14) UART相关推荐

ABOV单片机UART串口通讯实现讲解及示例代码-[MC96F6332D]
一.准备工作 1.KEIL C51编译环境 2.CodeGen8 代码生成器 3.MC96F6332D 开发板 4.USB-OCD II仿真器二.生成串口通讯代码 1.在CodeGen8 代码生成器 ...
ABOV使用UART注意事项
ABOV使用MC96F6432A,MC96F8316A芯片的UART注意事项 Ø问题现像 UART 串口模块使用引起的异常 • 不良情况 1)使用 UART 时出现芯片类似死机现象 2)与模拟 EEP ...
ABOV单片机UART串口通讯中Printf函数实现讲解及示例代码-[MC96F6332D]
一.准备工作 1.KEIL C51编译环境 2.CodeGen8 代码生成器 3.MC96F6332D 开发板 4.USB-OCD II仿真器二.生成串口代码 1.在CodeGen8 代码生成器的外 ...
ABOV(13) UART
USIO UART 接收标志位和中断 UART接收器有一个标志位用来表明接收器状态. 接收完成(RXC0)标志位表示在接收缓存器中是否有未读取的数据.当在接收缓存器有未读取的数据值位,当接收缓冲器清空 ...
基于 FPGA 的 UART 控制器设计（VHDL）（下）
今天给大侠带来基于FPGA的 UART 控制器设计(VHDL)(下),由于篇幅较长,分三篇.今天带来第三篇,下篇,使用 FPGA 实现 UART.话不多说,上货. 之前有关于 Veriliog HDL ...
TDA4VM PDK应用笔记
文章目录 1. 背景 1.1 PDK是什么? 2. 参考资料 3. 模块 3.1 SCL 3.2 FreeRTOS 3.3 OSAL 3.4 DSS 3.5 FVID2 3.6 GPIO 3.7 I2 ...
linux系统查看串口占用,Linux 系统串口信息查看
先确认系统启动的时候串口的信息. ECM_5412@chenfl:~$ dmesg | grep tty [ 0.000000] console [tty0] enabled [ 2.511678] ...
【正点原子FPGA连载】第十四章串口通信实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
1)实验平台:正点原子新起点V2开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=609758951113 2)全套实验源码+手册+视频下载地址:ht ...
LPC5411x_FreeRTOS学习笔记
LPC5411x_FreeRTOS学习笔记文档编号 TN_TEMPLATE0101_A0 关键字 FreeRTOS, MCU, Embedded System, 摘要本技术笔记对LPC5411x_ ...

ABOV(14) UART

USI0 异步数据接收

ABOV(14) UART相关推荐

最新文章

热门文章