PCI-Express转4串/8串/28串口CH384的硬件配置及设计
CH384是应用广泛的PCI-Express（PCIe）总线转多串口及打印口扩展芯片，单芯片包含四个兼容16C550/16C750的异步串口和一个EPP/ECP增强型双向并口，如外加CH438可扩展达28串口。由于CH384支持挂接EEPROM设定PCIE板卡的设备标识，串口波特率可高达8Mbps，支持Windows/Linux等操作系统的优势，常用于工业制造、安防监控、商超结算、教学演示、大屏显示等需多串口的场合。
使用中常用的模式为PCIe转4串口1并口、PCIe转8串口，PCIe转28串口，下面就根据常用的这几种情况分别说明：
注：以下设计原理图如因上传压缩看不清，可直接下载原理图/PCB原文件查看。下载地址：https://wch.cn/downloads/CH384PCB_ZIP.html
1. 硬件功能的配置连接和区分：
CH348不同功能模式，通过Pin97和Pin98这2个引脚的高低电平连接来配置，具体连接和区分见下表：
|
No. |
功能模式 MODE |
模式配置引脚 |
设备标识DID Device ID |
|
|
Pin 97 |
Pin 98 |
|||
|
1 |
4串口 |
GND |
VCC or NC |
3470 |
|
2 |
4串口+1并口 |
GND |
GND |
3450 |
|
3 |
8串口(+CH438) |
NC |
VCC or NC |
3853 |
|
4 |
28串口(+CH438*3) |
NC |
GND |
4353 |
2. PCIe转4串口1并口：
CH384在PCIe转四串口及打印口模式下，根据Pin98 （4S1P#引脚）选择识别模式：
- 4S1P#接VCC33 或者悬空，即4S1P#=1，则是4 串口模式（并口/打印口不使用）；
- 4S1P#接GND，即4S1P#=0，则是4 串口+打印口模式。
以下是PCIe转四串口，和PCIe转四串口及打印口2种模式的电路连接参考图
PCIe转四串口图（UART为RS232电平）
PCIe转四串口及打印口图（UART为RS232电平）
其中，CH384芯片的CKSEL引脚（Pin100）用于选择4串口的时钟频率：
- CKSEL 接VCC33 或者悬空，即CKSEL=1，则从XO 引脚输入时钟，频率由外部晶体决定，且内部频率系数默认为1/12 分频，支持再通过CK2X 或者CKnS选择2 倍频；
- CKSEL 接GND，即CKSEL=0，则从XO引脚输入时钟，频率由外部晶体决定，且内部频率系数总是强制为2 倍频；
- CKSEL 接PERST#引脚，即CKSEL=R，则内部晶体振荡器禁用，而由内部PLL提供频率为125MHz的时钟，且内部频率系数默认为1/68分频，支持再通过CK2X 或者CKnS选择不分频。
适合分频和倍频的晶振选择和支持的波特率，可参考
《PCIe转多串口CH382/CH384时钟和波特率、分频与倍频》或直接看手册的5.3节和用驱动包中的计算工具：
CH384手册(4S1P模式)：CH384DS1.PDF
CH384驱动：https://wch.cn/downloads/CH38XDRV_ZIP.html
驱动支持PCIE转2串、4串、8串卡、28串，及2串1并口、4串1并口，支持32和64位从Windows 2000到Win11，支持DOS和Linux，《PCIE串口基准频率调整方法》和计算波特率工具在 CH38XDRV\TOOL目录。
3. PCIe转8串口：
PCIe转8串口使用得是CH438外扩的8个串口，电路连接参考图如下：
PCIe转8串口图（MODEM调制解调器信号CTS、DSR、RI、DCD、DTR、RTS齐全）
PCIe转8串口图（只TXD、RXD、GND三线）
4. PCIe转28串口：
以上就是常用的PCIe转4串口1并口、PCIe转8串口以及PCIe转28串口设计图，此外，这些多串口的Linux驱动在统信、麒麟等国产系统中做过适配，可以方便地进行PCIE总线的RS232串口扩展、带自动硬件速率控制的PCIE高速串口、串口组网、RS485通讯、IrDA通讯、并口/打印口扩展。
PCI-Express转4串/8串/28串口CH384的硬件配置及设计相关推荐
- PCIe转28串口8串口CH384设计注意事项
PCI-Express总线转多串口扩展芯片CH864,由于波特率高.外围电路简单.设计到出产周期短.支持平台广泛等,广泛用于工业制造.安防监控.商超结算.教学演示.大屏显示等需多串口的场合. CH38 ...
- PG195 DMA/Bridge Subsystem for PCI Express
Introdction Xilinx® DMA/Bridge Subsystem for PCI Express® (PCIe®) 实现了一个高性能.可配置的 Scatter Gather DMA,用 ...
- Axi memory mapped to PCI Express、uart和gpio IP核在vivado中的应用
先了解了一下几个PCIE IP核,网上这样说(链接: [https://www.amobbs.com/thread-5693775-1-1.html] 7 Series Integrated Bloc ...
- 【PG054】7 Series Integrated Block for PCI Express IP核的学习
PCIe学习笔记系列: PCIe基础知识及Xilinx相关IP核介绍 概念了解:简单学习PCIe的数据链路与拓扑结构,另外看看有什么相关的IP核. [PG054]7 Series Integrated ...
- CIE (PCI Express) 1x, 4x, 8x, 16x总线端子说明
1.概述 PCI Express作为一种高带宽.低引脚数.串行.互连技术.它是为了取代旧的PCI和AGBus标准而设计的.PCIe比旧标准有许多改进,包括更高的最大系统总线吞吐量.更低的I/O引脚数和 ...
- PCIe是如何工作的——How PCI Express Works
原文链接:原文 https://computer.howstuffworks.com/pci-express.htm 作者 TRACY V. WILSON PCI(Peripheral Compone ...
- PCI Express解析——系列文章【2】：PCIe原理分析之——PCI Express线路基础
PCI Express解析--系列文章[2]:PCIe原理分析之--PCI Express线路基础 前文我们了解了一些概述的基本PCIe总线的简单知识点,下面本文从一些基本原理做一些分析 2 PCIe ...
- PCI Express 协议基础
PCI Express协议基础 1.PCIe 概览 1.1.PCIe 特性 1.2. PCIe术语 1.3.PCIe 拓扑示例 1.PCIe 概览 1.1.PCIe 特性 1.PCIe(Periphe ...
- PCI Express架构概述
目录 1. PCIe 总线概述 2. PCIe 拓扑结构 3. PCIe 分层结构 4. PCIe 事务层类型 5. PCIe 配置和地址空间 1. PCIe 总线概述 PCIe(Peripheral ...
最新文章
- 基于自动驾驶车辆的NVIDIA-TensorRT推理实时优化
- java socket中属性详解_前端开发：关于Vue组件中的data属性值是函数而不是对象的详解...
- Mysql基础运维及复制架构——实验文档
- kmalloc/kfree,vmalloc/vfree函数用法和区别
- nyoj 947 Max Xor(字典树)
- etherum 常用命令及搭建私有链
- SQL工作笔记-达梦存储过程及时间触发器实现自动生成数据
- 信息学奥赛一本通 1042：奇偶ASCII值判断 | OpenJudge NOI 1.4 04
- 主打轻薄长续航搭载骁龙730 联想Z6发布 1899元起！
- java怎么返回上一部,如何返回数据给上一个活动
- 安卓设备安全测试框架DTF
- （美）梅耶（Myers, G. J.） 等《软件测试的艺术(原书第3版)》书籍（第3版）
- LabVIEW中调用Halcon
- 高通平台Camera Dtsi解析
- [转]再分析资料整理
- 2.1 新版个人所得税计算
- Kotlin 语言必看书籍推荐
- Unity-Timeline制作动画（快来制作属于你的动画吧）
- 前端开发：报错Error in... ”SyntaxError：Unexpected token u in JSON at position 0”…解决方法
- SpringBoot+FreeMarker+flying-saucer-pdf实现PDF预览、分页需求