SATA FPGA IP CORE verilog驱动开发

当前状态：支持底层：GTX GTH GTY

支持1.5Gbps, 3Gbps,6Gbps线速率
提供fifo数据流接口，支持扁平式地址访问（只需提供首扇区地址和总扇区长度，控制器内置DMA控制器实现连续的扇区地址管理访问），实现大流量数据的读写
提供双端口RAM接口，支持单个扇区地址访问，实现512-byte字节数据的读写
提供双端口RAM接口，支持1~16个扇区地址访问，实现最多8192-byte字节数据的读写
提供双端口RAM接口，支持1~16个512-byte block(LBA Range Entry列表)，实现Trim功能
提供SATA Host寄存器接口，包括状态和错误寄存器输出
提供设备自检状态输出、设备参数输出（设备最大可用扇区数等）、Trim支持
已经在多个SSD（英特尔，三星，美光，OCZ，金士顿，Sandisk等）上测试验证，控制器性能如下：
SATA 2接口，连续写速度大于230MB/s，连续读速度大于250MB/s.
SATA 3接口，连续写速度大于550MB/s，连续读速度大于570MB/s

PS:Linux SATA文件系统开发中。。

SATA FPGA IP CORE verilog驱动开发相关推荐

zynq自定义PL IP核linux驱动开发流程
概述 zynq的开发主要分为两个阶段: 1)硬件逻辑开发阶段:该过程与传统的fpga 软核cpu(microblaze)开发类似,在vivado中进行.需要在BlockDesign中例化zynq硬核c ...
FPGA EMMC HS400模式verilog驱动开发
背景前期Emmc驱动最高支持到HS200,整体的性能还有待提高,本次考虑将模式升级到HS400模式,理论最快读写速度可达400MB/S HS400特性如下: 1.切换过程相对之前的设计,考虑增加一 ...
ip核在linux的驱动,Linux驱动开发笔记：对zynq PL部分IP核的驱动开发过程
reg_addr = (((hopcount+1) #include * Xilinx RapidIO 3. 驱动设计 } #include Amba_pl对应PL部分的amba,devicetree ...
DVB-S2 DVB-S2X DVB-DSNG 发射机接收机FPGA IP
基于Xilinx FPGA的DVB-s2\DVB-S2X\DVB-DSNG接收机FPGA IP core. 1.调制方式:BPSK.QPSK.8PSK .16QAM.16APSK, 32APSK: 2 ...
FPGA零基础学习：IP CORE 之 PLL设计
FPGA零基础学习:IP CORE 之 PLL设计本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的"傻瓜式"讲解,让电子. ...
FPGA零基础学习：IP CORE 之 FIFO设计
FPGA零基础学习:IP CORE 之 FIFO设计本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的"傻瓜式"讲解,让电子 ...
FPGA零基础学习：IP CORE 之 RAM设计
FPGA零基础学习:IP CORE 之 RAM设计本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的"傻瓜式"讲解,让电子. ...
ADI最新基带处理芯片 ADRV9002特性及 FPGA 驱动开发调试记录分享
ADI的产品迭代还是非常迅速的,继ADRV9009之后,又相继退出ADRV9026,ADRV9040,射频通道数量都是呈指数倍增加,今天要介绍一款低功耗产品ADRV9002, 数据接口从高速串行口又回 ...
FPGA设计心得（4）Aurora IP core 的定制详情记录
文章目录写在前面 IP核定制页面预览 IP核定制详解 lane width Line Rate GT REFCLK (MHz) INIT clk (MHz) DRP clk (MHz) Datafl ...

SATA FPGA IP CORE verilog驱动开发

SATA FPGA IP CORE verilog驱动开发相关推荐

最新文章

热门文章