Xilinx的FPGA手册中关于如何Booting RFSoCsZynq

启动过程

首先根据根基mode pins来选择启动方式，SPI还是JTAG等等
然后执行片上ROM中的代码并且从SPI 或JTAG等这些boot device中拷贝First Stage Boot Loader （FSBL）到片上内存中
最后，处理器星星FSBL，FSBL可以初始化PS的启动或者导入PL配置。FSBL可以导入用户应用或者可选的second stage boot loader

原文：

UltraScale+ RFSoCs use a multi-stage boot process that supports both a non-secure and a secure boot. The PS is the master of the boot and configuration process. For a secure boot, the AES-GCM, SHA-3/384 decryption/authentication, and 4096-bit RSA blocks decrypt and authenticate the image.

Upon reset, the device mode pins are read to determine the primary boot device to be used: NAND, Quad-SPI, SD, eMMC, or JTAG. JTAG can only be used as a non-secure boot source and is intended for debugging purposes. One of the CPUs, Cortex-A53 or Cortex-R5, executes code out of on-chip ROM and copies the first stage boot loader (FSBL) from the boot device to the on-chip memory (OCM).

After copying the FSBL to OCM, the processor executes the FSBL. Xilinx supplies example FSBLs or users can create their own. The FSBL initiates the boot of the PS and can load and configure the PL, or configuration of the PL can be deferred to a later stage. The FSBL typically loads either a user application or an optional second stage boot loader (SSBL) such as U-Boot. Users obtain example SSBL from Xilinx or a third party, or they can create their own SSBL. The SSBL continues the boot process by loading code from any of the primary boot devices or from other sources such as USB, Ethernet, etc. If the FSBL did not configure the PL, the SSBL can do so, or again, the configuration can be deferred to a later stage.

The static memory interface controller (NAND, eMMC, or Quad-SPI) is configured using default settings. To improve device configuration speed, these settings can be modified by information provided in the boot image header. The ROM boot image is not user readable or executable after boot.

来源：

Xilinx的DocNav的文档： ds809 - page32

Xilinx的FPGA手册中关于如何Booting RFSoCsZynq相关推荐

【转】[FPGA博客大赛](updated)在xilinx的FPGA系统中scanf函数的使用
scanf函数在c语言中,常常作为标准输入函数所使用, 而xilinx号称他支持标准的c库,所以自己很想用用这个函数. 但是自己不管怎么尝试都无法通过终端输入一个字符. http://www.open ...
Xilinx 在文档中所用的 LC(logic cells) 与 LUT之间的换算关系
在Xilinx的选型手册中,描述其硬件资源的时候,经常会看到 LC(Logic cells)的概念,如下图所示: 但是在各种数据手册中,我并没有找到关于Logic cells的定义,最后在下面这个网址 ...
FPGA开发中全局复位置位(GSR)
最近几天读了Xilinx网站上一个很有意思的白皮书(white paper,wp272.pdf),名字叫<Get Smart About Reset:Think Local, Not Globa ...
简谈 Intel altera 和 Xilinx 的 FPGA 区别
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江湖,在"闯荡江湖"."行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢. ...
浅谈Altera和Xilinx的FPGA区别
对于Altera和Xilinx的FPGA,可以分为两个方面去比较一下,基本逻辑资源和内部基本架构. 从目前企业中做开发使用的广泛性来说,Xilinx占得比重确实是大一些,但是从其他方面来说,比 ...
FPGA开发中全局复位置位(GSR)简介
最近几天读了Xilinx网站上一个很有意思的白皮书(white paper,wp272.pdf),名字叫<Get Smart About Reset:Think Local, Not Glo ...
防止FPGA设计中综合后的信号被优化
这不是一个新话题了,写这个也是当作自己的一个小小的笔记吧!觉得挺有用的. 一般在做前仿真(即功能仿真)时,不会考虑信号被优化的问题.最近做一个关于运算的小程序,前仿真的数据没有问题,但是实际出来的数据 ...
Zynq7000硬件开发之Xilinx官方技术手册解读（二）
Zynq7000硬件开发之Xilinx官方技术手册解读(二) 案头语:欢迎有兴趣学习硬件开发,可以跟随本系列文章的更新节奏去学习.实际操作. 本次更新内容主要为如何查找需要的技术手册,器件选型注意事项 ...
Vivado将程序固化到Xilinx的FPGA开发板的flash芯片中
Vivado将程序固化到Xilinx的FPGA开发板准备工作开始准备.mcs文件在HardWare Manager界面操作固化程序到flash中对开发板进行操作另外准备工作 Vivad ...

Xilinx的FPGA手册中关于如何Booting RFSoCsZynq

启动过程

原文：

来源：

Xilinx的FPGA手册中关于如何Booting RFSoCsZynq相关推荐

最新文章

热门文章