《嵌入式Linux软硬件开发详解——基于S5PV210处理器》—

本节书摘来自异步社区《嵌入式Linux软硬件开发详解——基于S5PV210处理器》一书中的第2章，第2.5节，作者刘龙，更多章节内容可以访问云栖社区“异步社区”公众号查看。

2.5 WM8960音频编解码芯片

2.5.1　IIS总线接口概述

Smart210开发板具有音频信号的输入输出功能，通过麦克接口，它可以接收音频信号输入；通过一个耳机插孔，可以连接音频信号线输出音频数据，音频信号的处理是通过一片具有IIS总线接口的WM8960芯片来完成的。

IIS （Intel-IC Sound）总线一般称为集成电路内部声音总线，写作I2S。IIS总线源于SONY和PHILIPS等公司共同提出的一个串行数字音频总线协议，许多音频编解码器（CODEC）和微处理器都提供了对IIS总线的支持，S5PV210微处理器支持IIS总线接口。IIS总线只传送音频数据，其他信号（如控制信号）必须另行传送。

通常IIS只使用3部分串行总线（不同芯片可能会有所不同），3条线分别如下。

数据线：提供分时复用功能，数据线传送数据时由时钟信号同步控制，而且以字节为单位传送。
字段选择线：为0或1，表示选择左声道或右声道。
时钟信号线，能够产生时钟信号的设备称为主设备，从设备引入时钟信号作为内部时钟使用。

2.5.2　WM8960概述

WM8960是欧胜(WOLFSON)电子推出的一款低功耗、高质量的音频编解码芯片。该芯片内置有麦克风接口、立体声耳机驱动器、立体声24比特模数转换器（ADC）和数模转换器（DAC）。它主要应用于便携式电脑游戏、DVD播放器、手机多媒体等。WM8960编解码芯片的特点如下。

数模转换器（DAC）信噪比为98dB，采样率为48kHz、电压为3.3V时总谐波失真为−84dB。
模数转换器（ADC）信噪比为95dB，采样率为48kHz、电压为3.3V时总谐波失真为−82dB。
它具有噪声抑制功能。
该芯片具有麦克风接口。
该芯片可编程自动电平控制/抑制器和噪声门限。
该芯片支持3D立体声增强音效。
该芯片支持立体声D类扬声器驱动器。
该芯片每声道输出到8欧姆BTL扬声器的功率为1W。
该芯片具有灵活的开关时钟。
该芯片支持无滤波连接。
片上集成耳机驱动器，16欧姆负载和3.3V供电时，输出功率为40mW。
该芯片支持无电容模式。
该芯片支持低功率消耗。
该芯片支持低电源电压。

WM8960的引脚分布如图2-15所示。

WM8960各个引脚功能如表2-9所示。

2.5.3　WM8960硬件设计

WM8960与S5PV210硬件连接如图2-16所示。S5PV210具有IIS控制单元，通过IIS总线接口和I2C总线接口与音频编解码芯片WM8960进行交互，其中IIS接口传输声音数据，I2C传输控制信息(如音量调节、静音等)，WM8960接收音频数据完成编解码功能。

对于声音信号需要对音频数据的采集与播放。采集是对模拟声音信号进行采集、用数字量进行标示，通过ADC模数转换器来完成。播放将以数字量的形式保存在缓冲区里面的音频数据恢复为模拟信号输出，通过DAC数模转换器来完成。

WM8960同时具备采集和播放所需的ADC与DAC，录音的时候，对模拟声音信号采样，通过内置ADC将模拟信号转换为数字量，经过IIS控制器将转化为的数字量存放在音频芯片内存中；播放的时候，从音频芯片内存中读取数字量，经IIS控制器将数字量传输给WM8960，通过内置DAC将数字量转换为模拟量播放出来。

从图2-15与表2-9所示可以看出，三个引脚与音频信号频率有关。BCLK为串行时钟（也叫位时钟），每一个时钟信号传送一位音频信号，因此BCLK的频率＝声道数×采样频率×采样位数（采样频率即每秒钟取样数），如采样频率fs为44.1kHz，采样的位数为16位，声道数两个（左、右两个声道），则BCLK的频率＝32fs＝1411.2kHz。

XXXLRC为帧时钟，用于切换左、右声道，如LRC为高电平表示正在传输的是左声道数据，为低电平表示正在传输的是右声道数据，因此XXXLRC的频率应该正好等于采样频率。

MCLK为系统时钟，由于IIS控制器只负责数字音频信号的传输，而要真正实现音频信号的放与录还需要额外的处理单元，MCLK为芯片提供系统同步时钟，即编解码时钟，主要用于音频的A/D、D/A采样，一般MCLK为256fs或384fs（fs为采样频率）。通过以上分析我们可以发现，采样频率fs对频率的设置至关重要。fs不是任意设置的，一般基于不同的应用场合和听觉效果，设置不同的值，如8kHz、16kHz、22.05kHz、44.1kHz、48kHz、96kHz等。

在图 2-16 中，CPU的Audio_Xi2sLRCK0连接到了DACLRC，HP_Detect连接到了ADCLRC。ADCLRC和DACLRC分别是输入输出的左右声道时钟引脚。当采样的时候，首先将采样数据传输到左声道缓冲区，然后将下一个采样数据传输到右声道缓冲区，然后又传输到左声道缓冲区，依次往复；当播放的时候，首先将左声道数据提取出来播放，然后是右声道数据，之后又是左声道数据，依次往复。

Audio_Xi2sSDO0_0连接到了DACDAT数模转换数字音频信号输入引脚，Audio_Xi2sSDI0连接到了ADCDAT引脚。DACDAT从内存里面取出的数据经IIS控制器传输给编解码芯片，数模转换后播放。采样的模拟信号转换为数字信号之后，从ADCDAT输出，经IIS控制器传递给内存。采样速率及串行的音频数据的输入输出，则由连接至MCLK与BCLK的S5PV210的Audio_Xi2sCDCLK0引脚和Audio_Xi2sSCLK0引脚来控制。WM8960的SCLK和SDIN引脚接至S5PV210的IIC总线接口第一个通道，通过S5PV210实现对WM8960的配置。