latch和DFF的区别和联系

1、latch的缺点

①没有时钟端，不受系统同步时钟的控制，无法实现同步操作；和当前我们尽可能采用时序电路的设计思路不符。

②对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生；

③latch对毛刺比较敏感，

④latch将静态时序分析变得极为复杂

2、latch的优点

①如果使用门电路来搭建latch和ff，则latch消耗的门资源比DFF少，在ASIC中使用latch可以节省资源，可以实现更高的集成度；而在FPGA中正好相反，因为FPGA中没有LATCH单元，但有DFF单元，要实现LATCH需要更多的资源才能实现。

②latch在极高端的电路中实现，比如Intel的CPU

③latch可以实现timing borrow：比如用clk连接到latch的使能端（假如高电平使能），这样需要的setup时间就是数据在时钟的下降沿到来之前需要的时间，但是如果是DFF需要的setup时间就是数据在时钟的上升沿到来之前需要的时间，这就说明如果数据是晚于控制信号的话，就只能用LATCH，这就是latch timing borrow，相当于借了一个高电平时间，也就是说latch借的时间也是有限的。

④

3、组合逻辑避免产生latch的常用方法

①if...else 完整，case完备

②

③

转载于:https://www.cnblogs.com/hfyfpga/p/5235012.html

latch和DFF的区别和联系相关推荐

（47）FPGA面试题LATCH和DFF的区别
1.1 FPGA面试题LATCH和DFF的区别 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题LATCH和DFF的区别: 5)结束语. 1.1.2 本节引 ...
Latch的四种写法及为何要避免其产生，以及Latch与DFF的区别？
参考来源: https://blog.csdn.net/llxxyy507/article/details/82811992 https://blog.csdn.net/tianyake_1/arti ...
flipflop和latch以及register的区别
关于硬件中常见的基本存储元件的定义.中英文对应的名字会模糊,今天特地查明具体定义. flip-flop:触发器,是时钟边沿触发,可存储1 bit data,是register的基本组成单位,结构图如下 ...
Verilog十大基本功8 (flipflop和latch以及register的区别)
Verilog十大基本功8 (flipflop和latch以及register的区别) 来自1:https://www.cnblogs.com/LNAmp/p/3295441.html 第一次接触La ...
HDLBits 系列（14） Latch and Dff and Edge detect
目录 D Latch DFF + GATE Mux + DFF MUX2 + DFF FSM JK 触发器 Edgedetect(边沿检测) 双边沿检测 D Latch Implement the f ...
java barrier_Java - Latch和Barrier的区别
之所以把Latch与Barrier放在一起比较是因为他们给人一种相似的感觉. 他们都是阻塞一些行为直至某个事件发生,但Latch是等待某个事件发生,而Barrier是等待线程. 先比较一下JCIP中对 ...
Latch和DFF时序逻辑单元的理解？
Latch是电平触发时序器件.Latch 的工作方式基于其内部的反馈回路和稳定性原理,以下是三种常见的 Latch 类型的工作方式: SR Latch: SR Latch 是一种基本的 Latch,由 ...
latch和lock的区别
Latch是Oracle提供的轻量级锁资源,用于快速,短时间的锁定资源,防止多个并发进程同时修改访问某个共享资源,他只工作在内存中,我们可以不大准确的说,内存中资源的锁叫latch,数据库对象(表,索 ...
锁存器（latch）、触发器（flip-flop）、寄存器（register）的区别
文章整理于网络: (一) 触发器:flipflop,锁存器:latch,寄存器:register锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,尽当锁存器处于使能状态 ...

latch和DFF的区别和联系

latch和DFF的区别和联系相关推荐

最新文章

热门文章