干货来了，SRIO搬砖全靠它！！

汇总篇：

Xilinx平台SRIO介绍（汇总篇）

前言

一、第一页配置（Basic）

二、第二页配置（logic layer）

三、第三页配置（I/O）

四、第四页配置（BUF）

五、第五页配置（PHY）

六、第六页配置（LOG reg）

七、第七页配置（PHY reg）

八、第八页配置（Shared Logic）

后记

前言

使用IP核之前，最好先看看前3篇文章打底，便于后续的理解掌握。

然后在IPCatalog中输入“SRIO”找到对应IP，进入配置界面。

一、第一页配置（Basic）

Mode ： Basic / Advance ；选高级，可以对I/O等内容进行配置；但是经验证，Basic模式也挺好，Basic + Share Logic in Core，简直不要太简单。

系统配置：（重点）根据实际情况，选择通道数和每个通道的传输速率、以及参考时钟频率。

Buffer配置： 选择发送/接收buffer的深度。深度越大，能缓存的数据包就越多；相应的消耗资源也就越多。

设备ID ：也就是接口协议里面的源ID，可配为8 bit或16bit，但收发双方的设备ID宽度应该相同。

设备ID的位宽：8/16可选

Unifield Clock ： 选择后，log_clk必须等于phy_clk；选中这个选项可以减少延时和资源利用率。

流控：

transmitter-controlled发送器控制的流控：首先使用发送器控制的流控，接收器不支持再切换到接收器控制的流控；

receiver-controlled接收器控制的流控：若选择，则核只支持接收器控制的流控。

transmitter-controlled流控可以利用接收buffer的状态和水印最小化重试条件。receiver-controlled流控会随意的发包并使用重试协议。

二、第二页配置（logic layer）

主要选择源端（source）和目的端（destination）支持的事务类型：

默认除了最后的（data streaming）都勾选上的。因为data streaming是IP核定义的第九类事务类型，而RapidIO协议中的第九类事务为保留。

下面的支持维护事务要勾选上。

Enable Arbitration：

仲裁使能选项：用来使能逻辑层与输入端口之间的仲裁器。防止多个事务的拥堵，优先级如下所示：

LCSBA：

启用后，内核将检查传入的I / O事务的高位地址，如果地址匹配，则将事务路由到维护端口。仅针对HELLO包格式。

三、第三页配置（I/O）

Port I/O style ：

Condensed I/O ：简要I/O，信号少；

Initiator/Target ：按请求/响应区分通道，各自使用一组AXI4-S接口通道；

HELLO Format：

选上，选上，越简单越好不是~

Messaging：

Combined with IO：消息事务和I/O写事务采用相同的IO端口；

Separate Messaging Port：消息事务采用一个独立的端口传输。

Maintainance：维护端口类型只能为AXI4-Lite类型。

四、第四页配置（BUF）

Request Reordering：

若选择，发送Buffer会根据请求包的优先级重新排序。这里所说的优先级应该是Xilinx对事务类型自定义的优先级，如下图所示：

Flow Control Options：

用于流控的选项，默认吧 = =

五、第五页配置（PHY）

CRF： 关键帧，关键请求流，用于扩展优先级映射，一般不使用；

IDLE：空闲模式，IDLE选择与传输速率有关

IDLE1：只支持每通道线速率小于5.5Gbps的情况，RapidIO使用的控制符号为短控制符号；

IDLE2：6.25Gbps的线速率必须选择IDLE2；

注意：当IDLE1和IDLE2均被选中时，每通道线速率仅支持小于等于5.5Gbps的情况。

六、第六页配置（LOG reg）

指定了Device ID与Vendor ID设备标识CAR存储有关RapidIO设备的信息。

CAR存储有关RapidIO设备子系统创建者/版本的信息等，不影响逻辑功能。

为了简单，默认吧！

七、第七页配置（PHY reg）

上面主要设置扩展功能地址空间和超时控制等，默认吧！

Port General Control CSR：

HOST指示该设备是主机设备。如果未设置此位，则设备是代理或从设备。主使能位控制是否允许设备向系统发出请求。如果未设置“主机使能”位，则设备可能仅响应请求。

八、第八页配置（Shared Logic）

一般选择放在Example Design中，一是为了学习理解，二是灵活操作。

主要是将时钟和复位（MMCM，复位逻辑和GT COMMON模块）之类的共享逻辑放在示例设计中。发现没，都是GTX部分内容。

后记

OK，配置完了，下一步我们一起来分析Example Design！

冲冲冲，简单的1B~

Xilinx平台SRIO介绍（四）SRIO IP核配置相关推荐

【正点原子MP157连载】第十四章 IP核之RAM实验-摘自【正点原子】STM32MP1嵌入式Linux驱动开发指南V1.7
1)实验平台:正点原子STM32MP157开发板 2)购买链接:https://item.taobao.com/item.htm?&id=629270721801 3)全套实验源码+手册+视频 ...
【正点原子FPGA连载】第十四章 IP核之RAM实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...
Xilinx FPGA平台GTX简易使用教程（四）GTX IP核配置教程
干货来了,GTX核配置,搬砖全靠它~~ 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录前言一.GTX IP核配置界面 1.1第一页配置 1.2第二页配置 1.3第三页配置 ...
（43）Xilinx RAM IP核配置（四）（第9天）
(43)Xilinx RAM IP核配置(四)(第9天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx RAM IP核配置(四)(第9天) 5)技术 ...
（51）Xilinx Divider IP核配置（十一）（第11天）
(51)Xilinx Divider IP核配置(十一)(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Divider IP核配置(十一 ...
（50）Xilinx Multiplier IP核配置（十一）（第10天）
(50)Xilinx Multiplier IP核配置(十一)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Multiplier IP ...
（49）Xilinx Subtracter IP核配置（十）（第10天）
(49)Xilinx Subtracter IP核配置(十)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Subtracter IP核 ...
（48）Xilinx Adder IP核配置（九）（第10天）
(48)Xilinx Adder IP核配置(九)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Adder IP核配置(九)(第10天 ...
（47）Xilinx VIO IP核配置（八）（第10天）
(47)Xilinx VIO IP核配置(八)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx VIO IP核配置(八)(第10天) 5) ...
（46）Xilinx ILA IP核配置（七）（第10天）
(46)Xilinx ILA IP核配置(七)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx ILA IP核配置(七)(第10天) 5) ...

Xilinx平台SRIO介绍（四）SRIO IP核配置

前言

一、第一页配置（Basic）

二、第二页配置（logic layer）

三、第三页配置（I/O）

四、第四页配置（BUF）

五、第五页配置（PHY）

六、第六页配置（LOG reg）

七、第七页配置（PHY reg）

八、第八页配置（Shared Logic）

后记

Xilinx平台SRIO介绍（四）SRIO IP核配置相关推荐

最新文章

热门文章