Allegro设置区域规则的方法

1.像在BGA封装下，他的线宽，line与via的间距规则应该要比平常的规则短一些。

2.打开约束管理器，Setup-Constraints-Constraint Manager，然后找到Physical下的Region。

3.新建一个Region。

4.将它命名为BGA_1（这个名字可以自定义）,填上相应的参数即可。

5.点击Shape的Polygon选项，在Options中Active Class选项选择Constraint Region，层选择All，所有层都适用，Assign to Region中选择刚刚的规则。

6.设置好规则后，就像覆铜一样，将BGA区域圈起来，圈好后，右击Done结束。
设置好之后的效果，在BGA内使用另一个规则。

Allegro设置区域规则的方法相关推荐

allegro设置区域规则
有时候,有些BGA下方走线,线宽要求很细,但出了BGA后,通常为了适配阻抗匹配要求,又得变粗,这样,就得需要在BGA下方走特定线宽的线,出了BGA走另一个特定线宽的线. 以下图为例:可以看出,1/2位 ...
Cadence Allegro设置区域规则
像在BGA封装下,他的线宽,line与via的间距规则应该要比平常的规则短一些. 那我们要怎么设置这个规则呢? 1.打开约束管理器,然后找到Physical下的region. 2.新建一个Reg ...
Altium designer (AD)中如何设置区域规则和器件规则
Altium designer 如何设置区域规则和器件规则下面为大家介绍下区域(room)规则打开altium designer软件,在设置Design>>Rooms 根据自己的要求, ...
Allegro创建区域规则
以一个EMMC为例,当IC的的焊盘间距,满足不了使用的线宽,同时在物理规则里面,Neck模式的线宽仍旧无法满足走线,此时可以通过创建区域规则,来进行走线: 1.在物理规则的下拉栏中,Region点开, ...
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例概述将板子的网络初步连通, 进行DRC, 出现报错, 说smd pin to s ...
用宝塔面板网站php变成静态,宝塔面板设置伪静态规则
宝塔面板后台集成了站点伪静态规则设置选项,无需更改Linux服务器conf文件配置即可自定义站点伪静态规则,真的很方便,另外宝塔为市面上常见的程序提供了自带的伪静态规则,只需要鼠标点选即可. 宝塔面板 ...
Allegro设置Cline到Shape按照区域规则避让操作指导
Allegro设置Cline到Shape按照区域规则避让操作指导 Allegro166版本中,如果region没有完全包住整个shape的情况,Cline到shape的避让仍然是按照最大规则来避让,如 ...
Allegro 17.2 xnet设置不成功解决方法
Allegro 17.2 xnet设置不成功解决方法 ALLEGRO 17.2 XNET设置不成功解决方法 1 ALLEGRO 17.2 XNET设置不成功新建PCB设置成功. 导出约束文件,对比 ...
Cadence Allegro设置默认打开为空白PCB文件的方法
Cadence Allegro设置默认打开为空白PCB文件的方法问题描述: 每次打开 Allegro软件的时候,软件会自动打开上一次设计过的PCB文件. 解决方法: 1.打开Setup-User p ...

Allegro设置区域规则的方法

Allegro设置区域规则的方法相关推荐

最新文章

热门文章