Verilated model didn‘t converge报错原因及解决
还留着你的回忆,分不清南北东西
我真的不想从此迷失在这幻境
----《迷失幻境》
想必你急于知道原因,不想听笔者解决问题的过程,所以我先放结论,再说我发现的过程。
1.错误原因
一句话概括,根本原因是:
有一个量在极快的变化
verilog官网原图:
verilog官网上的原文是:
This is because the signals keep toggling even with out time passing. Thus to prevent an infinite loop, the Verilated executable gives the DIDNOTCONVERGE error.
翻译:这是因为信号在不停的变换即使时间没有流逝。所以,为了防止无限循环,verilog可执行文件给出了DIDNOTCONVERGE 错误。
To debug this, first review any UNOPT or UNOPTFLAT warnings that were ignored. Though typically it is safe to ignore UNOPTFLAT (at a performance cost), at the time of issuing a UNOPTFLAT Verilator did not know if the logic would eventually converge and assumed it would.
翻译:若要对此进行调试,请首先查看忽略的任何UNOPT或UNOPTFLAT警告。尽管通常忽略UNOPTFLAT(以性能为代价)是安全的,但在发布UNOPTFLAT时,验证器不知道逻辑是否最终会收敛,并假设它会收敛。
2. 解决方案
官网方案:
run Verilator with --prof-cfuncs -CFLAGS -DVL_DEBUG. Rerun the test. Now just before the convergence error you should see additional output similar to this
翻译:使用–prof-cfuncs-CFLAGS-DVL_DEBUG运行Verilator。重新运行测试。现在,就在收敛错误之前,您应该会看到类似的输出
分析:例如你编译.v的命令是
verilator -Wno-fatal top.v main.cpp --top-module top --cc --trace --exe
则添上 --prof-cfuncs -CFLAGS -DVL_DEBUG即可,即
verilator -Wno-fatal top.v main.cpp --top-module top --cc --trace --exe --prof-cfuncs -CFLAGS -DVL_DEBUG
再次运行,会发现有类似于这样的出错:
注意看,其指明了是top模块的变量b出的问题,并且是在第16行
根据这个修改就可以了。
3.笔者的解决过程
3.1 笔者的问题背景
我需要写一个ALU,ALU当然需要有减法,而且我的ALU输入是补码。
众所周知,补码的减法是
A - B = A + ((~B) + 1)
所以我verilog是这么写的
b = ~b + 1;
ans = a + b;
这样写看起来没什么问题(实际上就是没有问题)
问题出在我的仿真上
3.2 问题发现与解决
我测试代码的方法是,给a、b赋初值,所以每次测试只需要运行一次,也没什么敏感变量,所以always的括号里面是空的,代码如下
reg [2:0] command = 3'b001;
reg [3:0] a = 3'b1001;
reg [3:0] b = 3'b0001;always @() begincase (command)3'b000:begin{temp_overflow_flag, temp_ans} = a + b;end3'b001:beginb = ~b + 1;{temp_overflow_flag, temp_ans} = a + b;end
·············下略
这样会导致always无间隙的无限执行,所以b被无限执行取反操作,导致verilog以为出问题了,报了这个错
然后我加了个clk,敏感变量设置成posedge clk就可以了
因为笔者是新手,并不知道always括号里面空着会这样,所以犯了这样愚蠢的错误,尤其是不读入时钟,确实很蠢。
4.后记
出现这个问题的直接原因就是变量的值极其快速的改变,
但是根本原因必然各不相同,我是因为时钟没设置,你的必须对症下药,这个变量是在哪里改变的,为什么会被快速改变,就可以解决问题了。
Verilated model didn‘t converge报错原因及解决相关推荐
- Unexpected token o in JSON at position 1 报错原因及解决方法
Unexpected token o in JSON at position 1 报错原因及解决方 问题描述: 在做登录页面,实现登录功能,返回token值时,提示 Unexpected token ...
- IndexError: list index out of range--Python报错原因及解决办法
报错原因 一.括号里面的索引index超出范围 例如:要查找最后一个明星的名字'Hannah Quinlivan',Index输入为4.在Python中,第四个元素的索引为3,因为索引是从0开始的.如 ...
- 服务器安装CentOS7出现An Unknown Error Has Occurred报错原因及解决方法
报错原因: 可能是硬盘里面有些raid的数据或分区不规范引起的,与安装程序发生了冲突,需要将硬盘格式化掉,一般可以用diskgenius工具或者是在PE下用命令处理: (这里小编采取PE来处理) 光盘 ...
- JS Uncaught SyntaxError:Unexpected identifier异常报错原因及其解决方法
最近在写ajax的时候,调用js方法,遇到了Uncaught SyntaxError:Unexpected identifier异常报错,开始搞不清原因,很苦恼. 以为是js方法参数个数和长度的问题, ...
- 配置struts.xml时extends=struts-default会报错,原因和解决
提示:此种解决方法只适用于Intellij IDEA,MyEclipse或者Eclipse还得另寻它法,但估计原因应该是类似的. 在Intellij IDEA 2017使用Struts2框架时,若新建 ...
- 移植驱动完毕后加载时的version magic报错原因以及解决办法
History:2012-02-17 Author:yingru 移植rt3070的AP驱动到装有fedora14的PC机上时,模块编译完毕后,加载时提示invalid module format. ...
- Could not set property ‘ sname‘ of ‘class com.cxy.mybatis.pojo.Student‘ with value ‘赵六‘这种报错原因及解决办法
出现明明写了get.set方法,但是还是报错说无法set的原因是: 报错信息: 当我在进行测试MyBatis的高级映射之多对一的映射时,发现自己明明get\set方法都写了,但是就是报错,说不能set ...
- 数据库建表时, 没有成功创建表 No migrations to apply报错原因和解决方法
一.在cmd中执行执行python manage.py makemigrations可以顺利创建0001_initial.py文件,但继续执行python manage.py migrate时出现No ...
- [Err] 1115 - Unknown character set 报错原因及解决方法
前言 前几天进行了对一个数据库数据的迁移,开发验收新数据库时,插入了一条新数据发生了一个mysql中经常会遇到的报错 :[Err] 1115 - Unknown character set:xxxx ...
最新文章
- 你想要的宏基因组-微生物组知识全在这(190101)
- mysql 字段可以存数组吗_mysql怎么存数组
- 【AI】Win10-Tensorflow
- CodeForces - 103E Buying Sets(最小权闭合子图)
- PHP环境,放置系统盘的文件
- 微软的创新还是败笔?Windows 8为苹果创造天赐良机
- vue js table colspan rowspan
- stm32采集脉冲信号_基于STM32+FPGA的数据采集系统的设计与实现
- 每周百万封业务邮件的服务器不知道为啥就down掉了?
- python速学_60分钟Python快速学习(给发哥一个交代)
- 九大Python处理PDF操作
- CATIA软件常见问题解答
- 文本标注开源系统Doccano、Label Studio、BRAT比较
- 阿里服务器微信发不了图片,为什么微信发不了图片?这四招教你解决难题
- 使用kubeadm快速部署一个K8s集群
- 浅谈PPO算法-玩转月球登陆
- 学习《GUI Qt4 编程》笔记-02-代码实现控件布局-设计师控件布局
- App在appstore下架的方法
- 3U VPX接口卡学习资料:基于FMC接口的Kintex-7 XC7K325T PCIeX8 3U VPX接口卡288
- 【编译原理】龙书第三章作业答案