使用Vivado生成ADI的ADC例程（以AD9680为例）

最近要使用FPGA来采集adc AD9680的数据，看到ADI官网有使用AD9680的EVM板子，就希望生成工程来用。

生成例程的过程比较曲折，记录一下。

官方例程路径 AD-FMCDAQ2-EBZ 开发板资源主页在页面下方下载全部的资源库，后续根据指引自己make生成工程文件
下载并解压资源文件，解压后如下：
接下来按照官方的指引一步步生成工程文件
1. 参考的官方指引连接：例程生成指导
2. 主要是参考TCL构建
3. 大概步骤如下：进入开发板对应的文件夹->搜索.tcl文件对应的库->生成各层的工程->综合各个工程到开发板的示例程序
4. 接下来就可以开始了，
```
cd c:/github/hdl/projects/daq2/zc706
注意：此处的文件路径一定要根据自己实际存储的文件路径以及对应开发板型号修改
source ../../scripts/adi_make.tcl
adi_make::lib all若出现报错：
ERROR: vivado version mismatch; expected 2020.1, got 2018.3.
This ERROR message can be down-graded to CRITICAL WARNING by setting ADI_IGNORE_VERSION_CHECK environment variable to 1. Be aware that ADI will not support you, if you are using a different tool version.修改hdl-master\library\scripts下的adi_ip_xilinx.tcl文件，消除版本检查报错，将此处0改为1即可
到此，所需的库全部生成完毕
```
5. 接下来就将生成的库综合，生成开发板可以直接使用的工程文件。
  此处有一个bug（姑且认为是bug吧），在vivado界面下的TCL console输入
```
source ./system_project.tcl
```
  命令会导致程序闪退，
  我们就使用命令行来输入
6. 命令行输出后回车，就可以在C:\github\hdl-master\projects\daq2\kcu105 文件夹下看到整个工程目录了，打开即可

使用Vivado生成ADI的ADC例程（以AD9680为例）相关推荐

FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件超大的解决方法
前言最近学习FPGA,使用Vivado,照着开发板例程,写了个流水灯的Verilog程序,配置好引脚约束后,下载到开发板,发现下载的速度有点慢,我一查看生成的 bit文件,发现竟然接近11MB. ...
Matlab生成dsp程序——官方例程学习
Matlab生成dsp程序--官方例程学习写在下面的话 ADC-PWM例子学习一.基本功能二.生成代码分析三.总结写在下面的话还是很建议大家多去学习官方例程的,真的能够收获到很多很多 ...
为什么在用Vivado生成存储器配置文件时找不到相应型号的Flash芯片呢？
为什么在用Vivado生成存储器配置文件时找不到相应型号的Flash芯片呢? 是Vivado版本文件?Vivado没装全?到底怎么回事? http://group.chinaaet.com/279/5 ...
Vivado生成bit文件布局失败解决
1.1 Vivado生成bit文件布局失败解决 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado生成bit文件布局失败解决: 5)结束语. 1.1.2 本节引 ...
Vivado生成bit文件报错彻底解决
1.1 Vivado生成bit文件报错彻底解决 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado生成bit文件报错彻底解决: 5)结束语. 1.1.2 本节引 ...
Vivado生成bit文件出现error解决
1.1 Vivado生成bit文件出现error解决 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado生成bit文件出现error解决: 5)结束语. 1.1 ...
未指定的IO标准导致vivado生成bit文件报错
1.1 未指定的IO标准导致vivado生成bit文件报错 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)未指定的IO标准导致vivado生成bit文件报错: 5)结束 ...
FPGA资源不足导致vivado生成bit失败
1.1 FPGA资源不足导致vivado生成bit失败 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA资源不足导致生成bit失败: 5)结束语. 1.1.2 本 ...
Vivado生成及仿真网表文件
Vivado生成及仿真网表文件 1- 将子模块设置为顶层模块 - 右键Set as top 2-将该顶层模块设置综合属性 Options中将-faltten_hierarchy设置为full属性(意思 ...

使用Vivado生成ADI的ADC例程（以AD9680为例）

使用Vivado生成ADI的ADC例程（以AD9680为例）相关推荐

最新文章

热门文章