FPGA时钟篇(三) MRCC和SRCC的区别

我们前面的两篇文章讲了7系列的时钟结构和clock region内部具体组成，这篇文章我们来讨论下MRCC和SRCC的区别。只有7系列的FPGA中才有MRCC和SRCC的说法，到了UltraScale系列，都是叫GC。

看了上一篇文章的同学应该清楚MRCC就是Multi Region的CC，从该管脚输入的时钟可以access到不同的clock region，而SRCC就是Single Region的CC，从该管脚输入的时钟只能access当前clock region。

所以有同学就会觉得，如果想使用全局时钟，就必须将时钟接到MRCC，而不能是SRCC。但这种理解是错误的，下面我们会详细解释。

手册中对MRCC驱动多个clock region的说明如下：

MRCCs can access multiple clock regions and the global clock tree. MRCCs function the  same as SRCCs and can additionally drive multi-clock region buffers (BUFMR) to access  up to three clock regions

MRCC通过BUFMR来access最多三个clock region，从下面的图也可以看出，已经用红色的线将MRCC的路径都标出来，可以看到，MRCC通过了BUFMR到达了CMT Backbone（如果对CMT Backbone不理解，可以看前面两篇文章），然后就可以access其他的clock region了。

image-20220407215828708

从上面这个图可以看出，MRCC可以直接驱动BUFR和BUFIO，也可以先经过BUFMR后再驱动BUFIO和BUFR。

SRCC的路径在下面的图中用红色的线标识出来，可看到，它的路径只在当前的clock region里面。

image-20220407215904803

An MRCC pin pair can drive a specific  BUFMR, which in turn can drive BUFIOs and BUFRs in the same and adjacent regions  facilitating multi-region/bank interfaces. Similarly, a GT quad can also drive the BUFMRs

下面这个表格解释的就更加清晰了，MRCC和SRCC都是由外部的时钟驱动，而且MRCC和SRCC的区别就在于MRCC可以驱动BUFMR，SRCC不行。其他基本都一样，它们都可以驱动四个BUFIO、四个BUFR、一个CMT、上下相邻的CMT、16个BUFG和BUFH。

其中有一点很关键，就是它们都可以驱动BUFG和BUFH，这就意味着，从MRCC和SRCC进来的时钟都可以access全局时钟树，也就都可以当做全局时钟。

Clock-capable inputs are organized as 2 MRCC and 2 SRCC pairs in each I/O bank. SRCCs  access a single clock region and the global clock tree, as well as other CMTs above and  below in the same column. SRCCs can drive: • Regional clocks lines (BUFR, BUFH, BUFIO) within the same clock region • CMTs in the same clock region and adjacent clock regions. • Global clocks lines (BUFG) in the same top/bottom half of the device.MRCCs can access multiple clock regions and the global clock tree. MRCCs function the  same as SRCCs and can additionally drive multi-clock region buffers (BUFMR) to access  up to three clock regions.

所以，SRCC进来的时钟，虽然不能直接驱动其他clock region，但接到BUFG上之后，仍然可以通过BUFG来驱动其他的clock region。

最后我们多提一点，在手册中一些表达可能对于很多同学不好理解。比如上面那张表里描述的：

MRCCs that are located in the same clock region and on the same left/right side of the device drive:

字面意思很好理解，也没有什么生僻单词。同一个clock region里的MRCC可以驱动下面那些模块，那为什么又提到the same left/right side呢？如果看了第一篇文章的同学可能比较好理解，因为FPGA里面有个纵向的Clock Backbone，以这个为间隔分成了左右两部分，所有的全局时钟都在这个Clock Backbone里面。

这个表里面还提到一句：

MRCCs within the same half top/bottom drive:
• 16 BUFGs

这里为什么又要求是上下了呢？这个问题的答案还是在第一篇文章，FPGA里面有个Horizontal Center，将FPGA的BUFG分割成上下相等的两部分，上下各有16个BUFG。

FPGA时钟篇(三) MRCC和SRCC的区别相关推荐

7系列mrcc xilinx_XILINX 7系列FPGA_时钟篇
目录一览 0.转载说明 1.时钟结构简介 2.时钟区域简介 3.时钟操作法则 4.CMT简介 0.转载说明 FPGA开发,不知道所使用组件的特性,怎能开发出优秀的设计呢!!! 老早就想整理7系列FPG ...
6，xilinx 7系列FPGA理论篇——时钟操作法则
上一篇咱们介绍了7系列FPGA的时钟区域的内部结构,本篇咱们接着介绍如何实际操作时钟.不说其它的,直接先上两张图,大家如果能看懂这两张图,那么就不用浪费时间往下看了..... 1,MRCC:被外部差分 ...
[FPGA]1 MRCC与SRCC学习
[FPGA]1 MRCC与SRCC学习 MRCC与SRCC MRCC与SRCC做全局时钟 FPGA进入全局时钟网络有几种方法: MRCC与SRCC MRCC和SRCC是xilinx的7系列FPGA专用 ...
Xilinx FPGA平台GTX简易使用教程（二）GTX时钟篇
时钟就是脉搏,能否工作全靠它! 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录一.参考时钟 1.1 收发测试能跑起来的基本参考时钟设置 1.2 继续了解时钟,走着 1.3 单 ...
FPGA通信第三篇--TCP
FPGA通信第三篇–TCP 1 开发目的本文针对UDP等通信技术不可靠以及速率低的问题,开发基于NIOS软核的TCP通信技术,以实现稳定可靠的高速数据通信. 2 TCP通信技术开发流程 2.1 简介 ...
FPGA时钟激励编写（方法三）
1.1 FPGA时钟激励编写(方法三) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA时钟激励编写(方法三) 5)结束语. 1.1.2 本节引言 "不 ...
7，xilinx 7系列FPGA理论篇——CMT时钟模块简介
上篇咱们仅仅简要的介绍了时钟的用法,并未详细的说明,主要是因为很多时钟用法是针对特定的应用需求,无法一一介绍.本篇咱们将重提上篇的CMT时钟模块,聊一聊它的用法.可以这么说,每个靠谱的FPGA设计里都 ...
（91）FPGA时钟分频与倍频问题，面试必问（十五）（第19天）
(91)FPGA时钟分频与倍频问题,面试必问(十五)(第19天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA时钟分频与倍频问题,面试必问(十五)(第1 ...
（83）FPGA时钟抖动和时钟偏斜-面试必问（七）（第17天）
(83)FPGA时钟抖动和时钟偏斜-面试必问(七)(第17天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA时钟抖动和时钟偏斜-面试必问(七)(第17天 ...

FPGA时钟篇(三) MRCC和SRCC的区别

FPGA时钟篇(三) MRCC和SRCC的区别相关推荐

最新文章

热门文章