【五级流水线CPU】—— 8. 测试结果

使用冒泡排序进行测试：

.org 0x0
.global _start
.set noat
_start:ori $t1,$zero,0x0010        # 起始地址为16 aori $6,$0,0x0050            # 用来标志获取数据的地址ori $t2,$zero,0x0002        # 源操作数,20210627sw $t2,0x0($t1)ori $t2,$zero,0x0000sw $t2,0x4($t1)ori $t2,$zero,0x0002sw $t2,0x8($t1)ori $t2,$zero,0x0001sw $t2,0xc($t1)ori $t2,$zero,0x0000sw $t2,0x10($t1)ori $t2,$zero,0x0006sw $t2,0x14($t1)ori $t2,$zero,0x0002sw $t2,0x18($t1)ori $t2,$zero,0x0007sw $t2,0x1c($t1)ori $s2,$zero,0x0001        # 用于相减的常量ori $t2,$zero,0x0008        # 数组大小 $t2 为 nori $1,$zero,0x0000         # 赋初值 i = 0loop_i:ori $2,$zero,0x0000         # 赋值为 j = 0subu $s1,$t2,$1             # 每次j的范围为 n - i - 1subu $s1,$s1,$s2            # $a1 = n-i-1loop_j:syncsll $t5,$2,2            # 使 i 左移两位，得 $t5 = j * 4add $t3,$t5,$t1         # 得 $t3 为 相对$t1 偏移后的地址，为第 j 个数据的地址lw $3,0x0($t3)          # $3 = a[i]lw $4,0x4($t3)          # $4 = a[j+1]sub $t7,$3,$4           # $t7 = a[j] - a[j+1] ,当$t7大于0时，说明a>b，则转移bgtz $t7,ifs            # 当a<b时，$t7=0(默认的)，a>b时则转移sync
back:ori $5,$0,0x0000sw $5,0x0($6)           # 当地址为 0x0050时，表示完成了一轮运算addi $2,$2,0x0001       # j = j + 1subu $t5,$s1,$2         # $t5存放的是 n-i-1-jbgtz $t5,loop_j         # n > j 则回到loop_jsyncaddi $1,$1,0x0001           # i = i + 1subu $t5,$t2,$1             # $t5存放是 n - ibgtz $t5,loop_i             # n > i 则回到loop_isyncj resualtsync
ifs:sw $3,0x4($t3)              # 将a[j]存放到原本a[j+1]的地址中sw $4,0x0($t3)ori $t7,$0,0x0000           # 将$t7恢复为0ori $5,$0,0x0001            # 当$5为1时，则表示进行了转移j back                      # 返回到循环继续执行syncresualt:j resualtsync

输入数据，依次读入20210627，sort.data文件

读入：

排序结果保存到数据存储器里

【五级流水线CPU】—— 8. 测试结果相关推荐

用scala写一个基本五级流水线CPU(二)解决数据冒险
用scala写一个基本五级流水线CPU(二)解决数据冒险 ctime:2020-06-27 10:17:34 +0900|1593220654 标签(空格分隔): 技术硬件所谓数据冒险,即后面的指 ...
用scala写一个基本五级流水线CPU
用scala写一个基本五级流水线CPU ctime:2020-06-26 20:09:48 +0900|1593169788 标签(空格分隔): 技术硬件最近学SpinaHDL,一直想写个什么东西 ...
[SystemVerilog] MIPS架构下的五级流水线CPU设计
完整代码已上传 github 众所周知,MIPS体系的五级流水线CPU分为五个阶段:取指(IF).译码(ID).执行(EX).存储器(MEM).写回(WB).所以这根本算不上"设计" ...
五级流水线CPU的实现与改进
实验报告二流水线CPU 张涵诺 2019301894 实验三流水线CPU(不考虑冒险) 实验要求: 在单周期CPU的基础上增加流水线寄存器,在不考虑冒险的前提下,实现一个能够执行下列指令集的流水 ...
【五级流水线CPU】—— 5. 转移指令(14条)
转移指令(14) 一共14条指令,分为两类: 跳转指令(绝对转移):jr.jalr.j.jal 分支指令(相对转移):b.bal.beq.bgez.bgezal.bgtz.blez.bltzal.bn ...
【五级流水线CPU】—— 3. 逻辑、移位与空指令 + 数据冒险RAM解决
文章目录 1. 数据冒险RAM解决分析解决 2. 实现逻辑.移位指令 2.1 修改ID模块 2.2 修改EX模块 3. 测试 3.2 测试3 逻辑操作指令 3.2 测试4 移位操作指令 1. 数据 ...
【五级流水线CPU】—— 7. 协处理器访问指令(2条)
文章目录 1. 协处理器CP0 2. CP0的实现 1. 协处理器CP0 对于MIPS32架构的4个协处理器,只进行CP0的实现 CP0内部只实现比较有用的7个寄存器 count(Register9) ...
【五级流水线CPU】—— 6. 加载存储指令(14)
文章目录 1. 初步 12条 1.1 分析 1.2 添加数据存储器RAM 1.3 修改最小SOPC 2.3 测试9 加载存储指令 2. load-use数据冒险测试10 load-use数据冒险的解 ...
【五级流水线CPU】—— 4. 移动操作指令(6条)
文章目录 1. 分析 1.1 指令 1.2 数据通路图和系统结构图的改变 2. 代码修改 2.1 HI.LO寄存器的实现 2.2 修改译码阶段-ID模块 2.3 修改执行阶段-EX模块.EX/MEM模 ...

【五级流水线CPU】—— 8. 测试结果

【五级流水线CPU】—— 8. 测试结果相关推荐

最新文章

热门文章