【五级流水线CPU】—— 4. 移动操作指令(6条)

文章目录

1. 分析
- 1.1 指令
- 1.2 数据通路图和系统结构图的改变
2. 代码修改
- 2.1 HI、LO寄存器的实现
- 2.2 修改译码阶段—ID模块
- 2.3 修改执行阶段—EX模块、EX/MEM模块
- 2.4 修改访存阶段—MEM模块、MEM/WB模块
3. 测试5 移动操作指令

1. 分析

1.1 指令

movn、movz指令
译码阶段新增：依据读取地址rt的值是否为0，判断是否写入目的寄存器
mthi、mtlo指令
- 译码阶段，给出运算类型 alusel_o 、运算子类型 aluop_o 的值，同时读出 rs 的值。由于 mthi 、 mtlo 不写通用寄存器，所以 wreg_o 为 WriteDisable ，wd_o为0 。
- 执行阶段，确定要写 HI 、 LO 寄存器的情况，以及要写入的值，并将这些信息传递到访存阶段。
- 访存阶段，将这些信息再传递到回写阶段。
- 回写阶段，依据这些信息修改 HI 、 LO 寄存器的值（进行写操作）
mfhi、mflo指令
需要读寄存器HI、LO，设计为在执行阶段读

1.2 数据通路图和系统结构图的改变

数据通路图主要有三个变化：
(1)增加了HILO寄存器模块，并且该模块放在回写阶段（红色方框）
(2)将HI、LO寄存器的值传递到执行阶段，在执行阶段增加了一个选择模块，用于选择要参与运算的数据，如果是mfhi、mfo指令，那么就会选择传递过来的HI、LO寄存器的值（红色线）
(3)数据转发（蓝色线）

图6.5

【五级流水线CPU】—— 4. 移动操作指令(6条)相关推荐

【五级流水线CPU】—— 5. 转移指令(14条)
转移指令(14) 一共14条指令,分为两类: 跳转指令(绝对转移):jr.jalr.j.jal 分支指令(相对转移):b.bal.beq.bgez.bgezal.bgtz.blez.bltzal.bn ...
用scala写一个基本五级流水线CPU(二)解决数据冒险
用scala写一个基本五级流水线CPU(二)解决数据冒险 ctime:2020-06-27 10:17:34 +0900|1593220654 标签(空格分隔): 技术硬件所谓数据冒险,即后面的指 ...
用scala写一个基本五级流水线CPU
用scala写一个基本五级流水线CPU ctime:2020-06-26 20:09:48 +0900|1593169788 标签(空格分隔): 技术硬件最近学SpinaHDL,一直想写个什么东西 ...
自己动手写CPU(4)移动操作指令的实现
自己动手写CPU(4)移动操作指令的实现指令说明 MIPS32指令集架构中定义的移动操作指令共有6条: movn.movz.mfhi.mthi.mflo.mtlo,后4条指令涉及对特殊寄存器HI.L ...
[SystemVerilog] MIPS架构下的五级流水线CPU设计
完整代码已上传 github 众所周知,MIPS体系的五级流水线CPU分为五个阶段:取指(IF).译码(ID).执行(EX).存储器(MEM).写回(WB).所以这根本算不上"设计" ...
五级流水线CPU的实现与改进
实验报告二流水线CPU 张涵诺 2019301894 实验三流水线CPU(不考虑冒险) 实验要求: 在单周期CPU的基础上增加流水线寄存器,在不考虑冒险的前提下,实现一个能够执行下列指令集的流水 ...
手把手代码实现五级流水线CPU——第三篇：流水线控制逻辑
系列文章目录第一篇:初级顺序流水线第二篇:分支预测流水线文章目录系列文章目录一.控制逻辑二.具体操作 1.判断暂停 2.控制冒险 3.跳转问题 4.实现代码一.控制逻辑通过暂停和插入 ...
【五级流水线CPU】—— 7. 协处理器访问指令(2条)
文章目录 1. 协处理器CP0 2. CP0的实现 1. 协处理器CP0 对于MIPS32架构的4个协处理器,只进行CP0的实现 CP0内部只实现比较有用的7个寄存器 count(Register9) ...
【五级流水线CPU】—— 3. 逻辑、移位与空指令 + 数据冒险RAM解决
文章目录 1. 数据冒险RAM解决分析解决 2. 实现逻辑.移位指令 2.1 修改ID模块 2.2 修改EX模块 3. 测试 3.2 测试3 逻辑操作指令 3.2 测试4 移位操作指令 1. 数据 ...

【五级流水线CPU】—— 4. 移动操作指令(6条)

文章目录

1. 分析

1.1 指令

1.2 数据通路图和系统结构图的改变

【五级流水线CPU】—— 4. 移动操作指令(6条)相关推荐

最新文章

热门文章