芯片老化验证流程_IC老化测试
第一章测试座与老化座的区别
3
、
CSP
封装量产测试中存在的问题
如前所述,
CSP
封装芯片的量产测试采用类似晶圆测试的方法进行,但是两者的区别在于:晶圆的
测试
,探
针是扎在管芯的
PAD(
通常情况下为铝金属
)
上,而
CSP
封装的测试,探针是扎到
CSP
封装的锡球上。问题由此
产生,在晶圆测试中铝质的
PAD
对探针污染很小,测试过程中不需要经常对探针进行清洁(一般测试几百上
千颗进行在线清针一次即可),而
CSP
封装的锡球对探针污染非常严重,特别是在空气中放置一段时间后,
加重了锡球的氧化,对探针的污染就更为严重,另外流过探针的电流大小也会直接影响探针和锡球之间的电气
接触。这样对探针的抗粘粘度及抗氧化能力要求很高,对于一般的探针,测试几十颗就需要对其进行清洁,否
则随着沾污越来越严重,会造成探针与锡球之间的接触电阻大到
2
欧姆以上(一般情况下在
0.5
欧姆以下),从
而严重影响测试结果。对于本文所举实例而言,在负载电阻仅为
8.2
欧姆的情况下,这样测试得到的
VOP-P
及
PO
值仅为真实值的
8.2/(8.2+2+2)
,既
0.672
倍左右,从而导致测试的严重失效,同时也会影响到
THD
测试
值。所以在测试过程中需要对探针进行不断的清洁动作,这样在不断的清针过程中,既浪费了测试的时间又加
速了探针的老化,导致针卡寿命急剧缩短,同样也会造成测试的误判,需要通过多次的复测才能达到比较可信
的测试良率。
在当前下游整机厂家对
IC
封装尺寸及性能的要求日益提高的情况下,无疑,目前的
CSP
封装以其超小的封装
尺寸、优良的散热性能以及较高的性价比,当为众多消费类芯片的封装首选,但是,采用
CSP
封装,尤其是
目前的无铅封装,给产品的量产测试带来了一定的技术难题,本文就
CSP
封装量产测试的基本方法、测试中
存在的问题以及简单经济的解决办法稍做阐述,并举以实例,希望能够对一些正在寻求
CSP
测试解决方案的
工程师能有一些帮助。
1
、
CSP
封装简介
CSP
封装,即
Chip Scale Package
,芯片级封装;也称
Chip Size
Package
,芯片尺寸封装,如图为一
9
脚的
CSP
封装的芯片
,
是最近几年才发展起来的新型集成电路封装技术。
应用
CSP
技术封装的产品封装密度高,性能好,体积小,重量轻,与表面安装技术兼容,因此它的发展速度
相当快,现已成为集成电路重要的封装技术之一。目前已开发出多种类型的
CSP
,品种多达
100
多种;另外,
CSP
产品的市场也是很大的,并且还在不断扩大,与其相关的测试也在迅速发展。
2
、
CSP
封装量产测试的基本方法
CSP
封装的芯片测试,由于其封装较小,采用普通的机械手测试无法实现,目前主要采用类似晶圆测试的方
法,在芯片完成置
球封装后,先不做划片,而直接用探针卡进行测试,测试完成后,再实行划片、分选和包装。测试时探针卡固
定在探针台上,
探针直接扎在
CSP
封装的锡球上以实现电气连接,然后测试机通过导线施加电压或波形等激励进行测试芯片
的相关电气参数,
以目前
CSP
封装应用较多的消费类芯片手机音频功放为例,作详细说明以便大家理解,其功能框图如下:
在此针对接触电阻稍作说明:在实际生产
测试
中,探针的接触电阻在很大程度上取决于
PAD
的材料、清洗的
次数、以及
探针的状况。就探针而言,目前主要有钨针和钨铼针两种,其中钨铼合金的探针接触电阻比钨稍高,抗疲劳性
相似。但是,
由于钨铼合金的晶格结构比钨更加紧密,其探针顶端的
______________
平面更加光滑。因此,这些探针顶端被
污染的可能性更小,更容易清
洁,其接触电阻也比钨更加稳定。所以一般的探针材料均选用钨铼合金。另外影响接触电阻的关键参数为触点
压力,触点压
力的定义为探针顶端施加到接触区域的压力,顶端压力主要由探针台的驱动器件控制,额外的
Z
运动(垂直行
程)会令其
直线上升,一般情况下,接触电阻会随着压力的增大,探针从开始接触
PAD
并逐渐深入
PAD
氧化物,并接触
到
PAD
金属
的亚表层而减小,但当压力达到一定的程度后,接触电阻就接本保持不变,此时再增加触点压力会损伤
PAD
或者芯片内部
结构,而导致芯片直接失效。因此,在正常的生产过程中,触点压力的大小有比较严格的控制的,一般表现为
探针台设置的
OVER DRIVER
大小。
4
、
CSP
封装量产
测试
问题的解决
芯片老化验证流程_IC老化测试相关推荐
- 芯片老化验证流程_一种芯片测试及老化测试装置的制作方法
本实用新型涉及芯片测试技术领域,具体为一种芯片测试及老化测试装置. 背景技术: 芯片老化测试是一种采用电压和高温来加速器件电学故障的电应力测试方法.老化过程基本上模拟运行了芯片整个寿命,因为老化过程中 ...
- 芯片老化验证流程_如何正确评估芯片的老化程度?
5nm及以下制程的老化问题-第二部分 本文就5nm及以下制程的老化问题进行进一步说明. 监视和测试 行业方法正在多层次变化.埃森哲全球半导体业务负责人Syed Alam表示:"为了正确评估芯 ...
- 芯片老化验证流程_一种霍尔芯片老化测试装置及测试方法与流程
本发明属于集成电路测试技术领域,涉及一种霍尔芯片老化测试装置,本发明还涉及利用该装置进行的测试方法. 背景技术: 霍尔芯片是根据霍尔效应的磁传感器.根据其磁电特性,性价比高,性能稳定等特点,被广泛用于 ...
- 设备电容老化危害大,出厂测试可别轻视它!
电容作为电路中不可或缺的元器件,在旁路.去耦.滤波.振荡.同步.调谐等常见电路中担任着重要作用,也常常在高速电路中扮演者重要角色,在手机,通讯,以及汽车,航空等多种领域,电子设备的电路板上也都可以看到 ...
- 嵌入式学习(二)之SoC芯片的开发流程
SoC芯片的开发流程 SoC芯片开发流程大致分为四个阶段,其中大部分工作都是借助于电子设计自动化(EDA)工具完成的. 总体设计 总体设计阶段的任务是按照系统需求说明书确定SoC的性能参数,并据此进行 ...
- 完整的芯片反向设计流程原来是这样的!(实例讲解)
完整的芯片反向设计流程原来是这样的!(实例讲解) 作者:时间:2018-02-23来源:网络收藏 现代IC产业的市场竞争十分激烈,所有产品都是日新月异,使得各IC设计公司必须不断研发新产品,维持自身企 ...
- 芯片的设计流程和流片成本
每天都在用,但你知道芯片的设计流程和流片成本吗? 2017-05-10 06:10 来源:半导行业观察 芯片,是无数设计工程师们烧死很多脑细胞后产生的作品,完全可以称得上是当代的艺术品.无论是电工们, ...
- 芯片产业 - 常见流程和术语
本文所有信息均来自网络 角色 Foundry,在集成电路领域是指专门负责生产.制造芯片的厂家 Fabless,是Fabrication(制造)和less(无.没有)的组合,是指"没有制造业务 ...
- 数字芯片的设计流程及其使用工具
IC的设计过程可分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计. 前端设计的主要流程: 1.规格制定 ...
最新文章
- 1400小时开源语音数据集,你想要都在这儿
- python36+centos7离线安装tensorflow与talib的方法
- 【转】华为的面试题目(有兴趣的进来看看)
- MFC程序需要的函数库及头文件--《深入浅出MFC》
- 【网络编程】之六、选择select
- nodejs生成动态网页
- 洛谷P2709 小B的询问
- 买茶叶想到的哪个比较便宜 x1/y1 x2/y2 x代表多少钱 y代表 多少克 无聊的试炼...
- 唤醒锁: 检测 Android* 应用中的 No-Sleep(无法进入睡眠)问题
- notepad++ 快捷键大全
- k2p华硕系统怎么设置_【华硕 RT-AC68U 无线路由器使用感受】管理|系统|操作|模式_摘要频道_什么值得买...
- hfs网络文件服务器如何设置,hfs网络文件服务器的教程
- NLP句子表征,NLP 的巨人肩膀(下):从 CoVe 到 BERT (转载)
- 计算机硬盘合并怎么弄,如何将分区的硬盘合并为一个磁盘?
- 新浪低调上线开源镜像站
- 商汤科技面试——AI算法岗
- 【SAMMY】DOS下操作隐藏文件、文件夹
- SNS、FaceBook、导航设计等等
- 【论文】如何记论文笔记
- streamx编译,streamx-console初始化启动踩坑
热门文章
- Facebook广告兴趣定位终极指南经验分享
- 跨境电商将成全球贸易的主角,下半年跨境电商趋势是什么?
- 如何快速搭建一个属于自己的网站?
- 轨迹压缩文献阅读: Similarity-Based Compression of GPS Trajectory Data
- Algorithm:贪心策略之区间选点问题
- TensorFlow2.0:张量排序
- iosApp上传app遇到的问题
- python自定义一个可迭代类_python进阶之自定义可迭代的类
- 查询添加条件_从文件夹中提取符合条件的记录,只需一键
- c语言程序输入n个数字排序,请问,C语言能人请进,用写一个程序,要求输入N个整数,按从小到大的顺序输出,就说说...